:分两步刻蚀，分别在位于元胞区的N型轻掺杂外延层中形成若干元胞区沟槽，在位于终端区的N型轻掺杂外延层中形成若干终端区沟槽；其中，所述终端区沟槽的深度大于所述元胞区沟槽的深度；
[0042]S3:在所述元胞区沟槽及所述终端区沟槽中填充P型半导体层，得到元胞区P柱及终端区P柱；
[0043]S4:在所述N型轻掺杂外延层表面形成栅极结构；所述栅极结构位于一对元胞区P柱之间，且所述栅极结构两端分别与一对P型体区接触。
[0044]如上所述，本发明的超结MOSFET终端结构及其制作方法，具有以下有益效果:本发明的超结MOSFET终端结构中，终端区P柱的深度大于元胞区P柱的深度，从而提升了终端区耐压能力，可以改善高压超结MOSFET器件的多种特性。本发明的超结MOSFET终端结构的制作方法与现有工艺兼容，有多种实现方式，可以在现有工艺条件下进一步提升超结MOSFET终端结构的耐压能力。
【附图说明】
[0045]图1显示为现有技术中高压超结MOSFET的结构示意图。
[0046]图2显示为现有技术中低压超结MOSFET的结构示意图。
[0047]图3显示为本发明的超结MOSFET终端结构的剖视图。
[0048]图4显示为本发明的超结MOSFET终端结构的制作方法于实施例二中的工艺流程图。
[0049]图5显示为本发明的超结MOSFET终端结构的制作方法在N型重掺杂衬底上形成N型轻掺杂外延层，并在N型轻掺杂外延层中形成P型体区的示意图。
[0050]图6显示为本发明的超结MOSFET终端结构的制作方法于实施例二中在N型轻掺杂外延层上形成硬掩膜层并在硬掩膜层中形成若干开口的示意图。
[0051]图7显示为本发明的超结MOSFET终端结构的制作方法于实施例二中在硬掩膜层表面形成覆盖元胞区的掩蔽层并对位于终端区的N型轻掺杂外延层往下刻蚀预设深度的示意图。
[0052]图8显示为本发明的超结MOSFET终端结构的制作方法对N型轻掺杂外延层进行刻蚀，形成若干元胞区沟槽及终端区沟槽的示意图。
[0053]图9显示为本发明的超结MOSFET终端结构的制作方法中填充P型半导体层，得到元胞区P柱及终端区P柱的示意图。
[0054]图10显示为本发明的超结MOSFET终端结构的制作方法于实施例三中的工艺流程图。
[0055]图11显示为本发明的超结MOSFET终端结构的制作方法于实施例三中在N型轻掺杂外延层上形成硬掩膜层并在硬掩膜层中形成若干开口的示意图。
[0056]图12显示为本发明的超结MOSFET终端结构的制作方法于实施例三中在硬掩膜层表面形成覆盖元胞区的掩蔽层并将位于终端区的开口底部残留的硬掩膜层去除的示意图。
[0057]图13显示为本发明的超结MOSFET终端结构的制作方法于实施例四中的工艺流程图。
[0058]图14显示为本发明的超结MOSFET终端结构的制作方法于实施例四中首先刻蚀出元胞区沟槽的示意图。
[0059]元件标号说明
[0060]101,201 N型重掺杂衬底
[0061]102，202 N型轻掺杂外延层
[0062]103P 柱
[0063]104，204 P 型体区
[0064]105，205 栅氧化层
[0065]106,108,206 多晶硅栅极
[0066]107多晶硅柱
[0067]203元胞区P柱
[0068]207终端区P柱
[0069]208硬掩膜层
[0070]209开口
[0071]210掩蔽层
[0072]211元胞区沟槽
[0073]212终端区沟槽
[0074]I元胞区
[0075]II终端区
[0076]SI ?S6步骤
【具体实施方式】
[0077]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0078]请参阅图3至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0079]实施例一
[0080]本发明提供一种超结MOSFET终端结构，请参阅图3，显示为该结构的剖视图，包括:
[0081]N型重掺杂衬底201及形成于所述N型重掺杂衬底201上的N型轻掺杂外延层202 ；
[0082]所述N型轻掺杂外延层202包括元胞区I及包围所述元胞区I的终端区II ;
[0083]所述元胞区I中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N型轻掺杂外延层202中的一对元胞区P柱203 ;该一对元胞区P柱203顶端分别连接有一 P型体区204，且所述P型体区204位于所述N型轻掺杂外延层202内；所述N型轻掺杂外延层202表面形成有栅极结构；且所述栅极结构位于一对元胞区P柱203之间；
[0084]所述终端区II中形成有至少一个终端区P柱207 ;
[0085]其中:
[0086]所述终端区P柱207的深度大于所述元胞区P柱203的深度。
[0087]具体的，所述N型重掺杂衬底201作为晶体管单元的漏区，所述N型轻掺杂外延层202作为晶体管单元的漂移区。
[0088]本实施例中，所述栅极结构包括形成于所述N型轻掺杂外延层表面的栅氧化层205及形成于所述栅氧化层205表面的多晶硅栅极206。进一步的，所述P型体区中可形成有N型重掺杂源区及P型重掺杂接触区(未图示)；所述N型重掺杂源区及P型重掺杂接触区与器件表面的源极金属层接触；所述源极金属层与所述栅极结构之间通过绝缘层隔离。
[0089]具体的，所述终端区P柱207的深度范围是30?60微米，所述元胞区P柱203及所述终端区P柱207均可采用P型单晶硅。
[0090]特别的，所述终端区P柱207的深度比所述元胞区P柱203的深度大I?5 μm。本发明的超结MOSFET终端结构中，终端区P柱的深度大于元胞区P柱的深度，可以有效提升了终端区耐压能力，从而提升器件的整体耐压能力，可以改善高压超结MOSFET器件的多种特性。
[0091]实施例二
[0092]本发明还提供一种超结MOSFET终端结构的制作方法，请参阅图4，显示为该方法的工艺流程图，包括以下步骤:
[0093]S1:提供一 N型重掺杂衬底，在所述N型重掺杂衬底上形成N型轻掺杂外延层，并在位于元胞区的N型轻掺杂外延层上部进行注入和扩散，形成至少一对P型体区；
[0094]S2:在所述N型轻掺杂外延层上形成一硬掩膜层，并在位于元胞区及终端区的硬掩膜层中分别形成若干暴露出所述N型轻掺杂外延层的开口 ；其中，位于元胞区的所述开口位于所述P型体区上方；
[0095]S3:在所述硬掩膜层表面形成覆盖所述元胞区的掩蔽层，然后对所述终端区进行刻蚀，将位于所述终端区并被所述开口暴露的所述N型轻掺杂外延层往下刻蚀预设深度；
[0096]S4:去除所述掩蔽层，以所述硬掩膜层为掩膜板，对所述N型轻掺杂外延层进行刻蚀，形成若干元胞区沟槽及若干终端区沟槽；其中，所述终端区沟槽的深度大于所述元胞区沟槽的深度；
[0097]S5:在所述元胞区沟槽及所述终端区沟槽中填充P型半导体层，得到元胞区P柱及终端区P柱；
[0098]S6:在所述N型轻掺杂外延层表面形成栅极结构；所述栅极结构位于一对元胞区P柱之间，且所述栅极结构两端分别与一对P型体区接触。
[0099]首先请参阅图