与去除半导体装置中寄生传导相关的装置、系统和方法
【技术领域】
[0001]本发明技术涉及在高功率、高电压应用中使用的半导体装置。明确地说，本发明技术的一些实施例涉及使用异质接面的场效晶体管装置，例如，高电子移动性晶体管。
【背景技术】
[0002]高电子移动性晶体管(highelectron mobility transistor，HEMT)使用由具有不同频带隙能量电平的半导体材料界定的异质接面。栅极将施加的电场提供到异质接面，此使导电通道形成于HEMT的源极与漏极之间。施加于源极和漏极上的另一电场使电流流经导电通道。当栅极的施加场被去除时，即使当源极与漏极之间的施加场未被去除时，源极与漏极之间的电流也将停止流动。
[0003]在施加电压比便携式半导体装置高得多的应用中使用高电压HEMT。这些晶体管被用于多种装置和应用(包含电源供应器、电动车、太阳能电池和大的固态晶体管，仅举几个例子)中。高电压装置的崩溃电压与从流动于源极与漏极之间的电流漏出的寄生电流的量成比例。当施加大于崩溃电压的电压时，寄生电流将流动，而不管是否存在由栅极提供的施加场(即，当装置处于关闭状态中时)。此寄生电流限制包含最大操作电压的装置性能。
【附图说明】
[0004]可参看以下图式较好地理解本发明技术的许多方面。所述图式中的组件未必按比例绘制。实情为，为了清楚地说明本发明技术的原理而进行强调。
[0005]图1为说明根据本发明技术的一实施例配置的半导体装置的部分示意截面图。
[0006]图2到6为说明根据本发明技术的一实施例的制造方法中的选定步骤处的半导体装置的部分示意截面图。
[0007]图7到8为说明根据本发明技术的另一实施例的制造方法中的选定步骤处的半导体装置的部分示意截面图。
[0008]图9到11为说明根据本发明技术的又一实施例的制造方法中的选定步骤处的半导体装置的部分示意截面图。
[0009]图12为说明并有根据本发明技术的一实施例的半导体装置的系统的框图。
【具体实施方式】
[0010]本文中描述用于制造半导体装置的方法的若干实施例的特定细节以及相关方法、装置和系统。术语“半导体装置”通常指包含半导体材料的固态装置。半导体装置的实例尤其包含逻辑装置、存储器装置和二极管。此外，术语“半导体装置”可指成品装置或变成成品装置之前的各种处理阶段处的组合件或其它结构。视使用术语的上下文而定，术语“衬底”可指晶片级衬底或经单一化的裸片级衬底。所属领域的技术人员将认识到，可在晶片级或在裸片级执行本文中所描述的所述方法的合适步骤。此外，除非上下文指示其它，否则可使用常规半导体制造技术来形成本文中所揭示的结构。可(例如)使用等离子蚀刻、湿式蚀刻、化学机械平坦化或其它合适技术来去除材料。类似地，可(例如)使用化学气相沉积、物理气相沉积、原子材料沉积、旋涂和/或其它合适技术来沉积材料。术语“外延”指涉及结晶半导体材料的沉积技术，所述沉积技术使半导体材料彼此配准。例如，外延半导体材料可生长或以其它方式沉积于不同半导体材料的外延衬底上且展示类似于所述衬底的结晶次序。
[0011]在下文中在异质接面的情况下描述本发明技术的许多实施例，例如经形成具有具不同频带隙能量电平的半导体材料的邻近区的那些半导体装置。所属领域的技术人员也将认识到，本发明技术可具有额外实施例(例如多个异质接面(例如，异质结构)和/或分级的异质接面)，且可在不具本文中参看图1到12所描述的所述实施例的细节中的若干者的情况下实践本发明技术。为了易于参考，在本发明中，使用相同参考数字来识别类似或相似的组件或特征，但相同参考数字的使用并不暗示所述部件应被视为相同的。实际上，在本文中所描述的许多实例中，相同编号的部件在结构和/或功能上相异。此外，可使用相同阴影指示截面中的组成上类似的材料，但相同阴影的使用并不暗示所述材料应被视为相同的。
[0012]图1为说明根据用于抑制寄生传导的本发明技术的一实施例配置的半导体装置100的部分示意截面图。半导体装置100包含外延半导体材料的堆叠102，其具有第一外延半导体材料104和第二外延半导体材料105。第一半导体材料104和第二半导体材料105包含界定异质接面区110的不同或不相似半导体材料。第一半导体材料104也界定邻近于异质接面区110的块体区106。一般来说，块体区106具有对应于第一半导体材料104的半导体材料的电阻率的高电阻。
[0013]半导体装置100的数个实施例使用载体120，所述载体耦合到第一半导体材料104和第二半导体材料105且经配置以用于承载所述半导体材料。明确地说，载体120为衬底或结构材料，其与用于形成第一半导体材料104和第二半导体材料105的外延衬底或材料(图1中未图示)分离。载体120与第一半导体材料104和第二半导体材料105经配置以使得块体区106与所述外延衬底的块体分离且电隔离。所述隔离至少实质上消除半导体装置中的寄生传导，其可另外为穿过半导体装置100的电流^的分量。所述隔离也消除在半导体装置100处于关闭状态中时将高于崩溃电压的电压施加到半导体装置100时可能发生的寄生传导。
[0014]在图1中，载体120被用于半导体装置100中，所述半导体装置经配置为具有栅极区113和导电区111和112的晶体管装置。栅极区113和导电区111和112可分别提供所述晶体管装置的源极、漏极和栅极。互连件121到123可通过介电材料115将栅极区113和导电区111和112电耦合到载体120。在一个实施例中，所述晶体管装置为高电压HEMT装置，其使用(例如)氮化镓(GaN)作为第一半导体材料104且使用氮化铝镓(AlGaN)作为第二半导体材料105以形成GaN/AlGaN异质接面区110。在其它实施例中，第一半导体材料104和第二半导体材料105可其它II1-V半导体材料或其它化合物半导体材料(例如，I1-VI半导体材料)或形成异质接面区110的不相似半导体材料的其它组合。例如，砷化镓(GaAs)和砷化销镓(AlGaAs)可形成异质接面区110。
[0015]与半导体装置100相比，常规半导体装置通常保留用以形成异质接面的外延衬底。虽然此外延衬底对在结构上支撑装置有用，但此外延衬底形成贯穿其块体区的额外寄生传导路径。明确地说，这些寄生传导路径延伸穿过外延衬底的电阻率得到多的半导体材料。如上文所论述，寄生传导限制半导体装置的崩溃电压，包含高电压装置的崩溃电压。用以减少寄生传导的现有技术包含从外延生长的半导体材料选择性地去除半导体材料。例如，常规技术包含从下方通道区去除半导体材料。当增加崩溃电压时，从此区去除材料导致装置操作时的通道中的不良加热。不仅如此，所述去除也使制造的复杂性增加且使成品率减少。例如，从下方通道区去除过多或过少材料可使临限电压改变且使装置不适合制造公差。
[0016]根据本发明技术的实施例的方法和装置去除外延衬底的材料且使用载体120来克服相关联于常规装置的这些和其它限制。明确地说，消除通过外延衬底的块体的寄生传导。此可允许半导体装置中的较高崩溃电压。此外，制造半导体装置后的装置成品率得到改善，因为不需要将材料直接从装置的通道区下去除(例如，在异质接面区与用以形成异质接面区的外延半导体材料的块体之间)。在一些实施例中，从外延衬底去除的材料暴露第一半导体材料且允许一或多个电极通过第一半导体材料104电耦合到异质接面区110(参看图9到11进一步描述)。
[0017]图2到6为说明半导体装置100的一部分的部分示意截面图。如图2所示，半导体装置100可包含外延衬底201和由外延衬底201形成的第一半导体材料104。例如，外延衬底201可提供用于第一半导体材料104的外延生长的晶种材料。外延衬底201的实施例包含硅、蓝宝石、碳化硅、聚氮化铝上硅或另一合适衬底。如图2所示，实施例可具有将第一半导体材料104与外延衬底201分离的缓冲材料208。缓冲材料208可为提供与第一半导体材料104的晶格匹配的外延材料。例如，如果第一半导体材料104为GaN，那么缓冲材料208可为氮化铝(AlN)或其它合适材料。在其它实施例中，且视外延衬底201的材料而定，可省略缓冲材料208且可直接在外延衬底201上形成第一半导体材料104。
[0018]图3展示第二半导体材料105已形成后的半导体装置100。第一半导体材料104可充当用于外延形成第二半导体材料105的晶种材料。第一半导体材料104与第二半导体材料105—起界定异质接面区110。配置异质接面区110，使得当将电场施加到所述异质接面时，通道(例如，二维电子气通道)形成。在一些实施例中，异质接面区110可为合金的和/或经杂质掺杂，以致提供所述异质接面中的晶格常数的分级。在另一实施例中，异质接面区110可包含形成于第一半导体材料104与第二半导体材料105之间的另一外延材料。
[0019]图4展示形成导电区111和112、栅极区113和介电材料115后