半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体装置，例如，涉及一个芯片区域通过分割曝光而形成的半导体
目.0
【背景技术】
[0002]对于一些半导体装置的芯片图案，有时一个芯片尺寸比通过曝光装置的投影光学系统性能决定的曝光范围大。在这种情况下，使用分割曝光。分割曝光是指，将一个芯片图案分割为多个图案，对所分割的每个图案进行曝光处理的曝光方法。通过将所分割的所有的图案最终连接在一起而形成上述的芯片图案。
[0003]关于分割曝光，除了 CO)(Charge Coupled Device，电荷親合器件)传感器和CMOS (Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)传感器等摄像元件以外，还在液晶显示元件的制造中使用。这种分割曝光例如公开在日本特开2006-310446号公报(专利文献I)、日本特开2011-232549号公报(专利文献2)等中。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:日本特开2006-310446号公报
[0007]专利文献2:日本特开2011-232549号公报
【发明内容】
[0008]发明所要解决的课题
[0009]通常，在一个芯片区域上形成有元件形成区域和保护环区域。该保护环区域起到防止水分(湿气)从元件形成区域的外周侧侵入到该元件形成区域的作用。在通过分割曝光形成了具有这种保护环区域的芯片区域时，保护环区域也被分割为多个图案而进行曝光，多个图案最终被连接在一起。
[0010]此时，通过各曝光处理下的掩膜的叠加误差等，在所分割的保护环的图案彼此上产生位置偏差。此时，被分割的保护环的图案不连接，存在在该图案的边界部上在上述图案间产生间隙的问题。
[0011]特别是在将图案层压时，越是上层的图案上述掩膜的叠加误差越变得显著，因此在被分割的保护环的图案的边界部上上述图案间的间隙有可能变大。
[0012]当在如上所述分割的保护环的图案的边界部上在上述图案间产生了间隙时，水分通过该间隙从芯片区域的外周部侵入到内周侧的元件形成区域。由此，元件形成区域内的电路的可靠性降低。
[0013]从本说明书的记载和附图可以清楚其他课题和新的特征。
[0014]用于解决课题的手段
[0015]一实施方式的半导体装置在一个芯片区域内具有元件形成区域和包围该元件形成区域的周围的保护环区域，一个芯片区域通过分割曝光而形成。层间绝缘膜具有形成在元件形成区域中的通路和在该通路上与通路连通的布线槽，且具有在保护环区域中以包围元件形成区域的方式延伸的保护环用孔。布线用导电层形成在通路和布线槽内。保护环用导电层形成在保护环用孔内。保护环用导电层的宽度的最小尺寸比通路内的布线用导电层的宽度的最小尺寸大。
[0016]发明效果
[0017]根据所述一实施方式，由于抑制水分从芯片区域的外周侧侵入到元件形成区域内，因此元件形成区域内的电路的可靠性提高。
【附图说明】
[0018]图1是示出实施方式I中的半导体装置的功能块的图。
[0019]图2是示意地示出实施方式I中的半导体装置的结构的部分剖视图。
[0020]图3是示意地示出图2的元件形成区域内的结构的部分剖视图。
[0021]图4是示意地示出图2的保护环区域内的结构的部分剖视图。
[0022]图5的(A)和(B)是示意地示出实施方式I中的半导体装置的保护环的结构的立体图和俯视图。
[0023]图6的(A)是沿着图5的⑶的VIA-VIA线的概略剖视图，⑶是沿着图5的(B)的VIB-VIB线的概略剖视图，(C)是用于说明沿着图5的(B)的VIA-VIA线的截面结构与沿着图5的(B)的VIB-VIB线的截面结构之间的偏差的概略图。
[0024]图7是用于说明实施方式I的半导体装置中的保护环用导电层的宽度的最小尺寸的概略剖视图。
[0025]图8是示出实施方式I的半导体装置的制造方法中的分割曝光的第I曝光工序的概略俯视图。
[0026]图9是示出实施方式I的半导体装置的制造方法中的分割曝光的第2曝光工序的概略俯视图。
[0027]图10的(A)是实施方式I中的半导体装置的制造方法的第I工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0028]图11的(A)是实施方式I中的半导体装置的制造方法的第2工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0029]图12的(A)是实施方式I中的半导体装置的制造方法的第3工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0030]图13的(A)是实施方式I中的半导体装置的制造方法的第4工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0031]图14的(A)是实施方式I中的半导体装置的制造方法的第5工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0032]图15的(A)是实施方式I中的半导体装置的制造方法的第6工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0033]图16的(A)是实施方式I中的半导体装置的制造方法的第7工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0034]图17的(A)是实施方式I中的半导体装置的制造方法的第8工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0035]图18的(A)是实施方式I中的半导体装置的制造方法的第9工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0036]图19的(A)是实施方式I中的半导体装置的制造方法的第10工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0037]图20的(A)是实施方式I中的半导体装置的制造方法的第11工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0038]图21的(A)是实施方式I中的半导体装置的制造方法的第12工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0039]图22的(A)是实施方式I中的半导体装置的制造方法的第13工序下的元件形成区域的剖视图，(B)是与沿着图9的保护环区域的XB-XB线的截面对应的剖视图，(C)是与沿着图9的保护环区域的XC-XC线的截面对应的剖视图。
[0040]图23的(A)和(B)是示意地示出比较例中的半导体装置的保护环的结构的立体图和俯视图。
[0041]图24的(A)是与沿着图23的⑶的XXIVA-XXIVA线的截面对应的概略剖视图，
(B)是与沿着图23的(B)的XXIVB-XXIVB线的截面对应的概略剖视图，(C)是用于说明对应于沿着图23的(B)的XXIVA-XXIVA线的截面的截面结构与对应于沿着图23的(B)的XXIVB-XXIVB线的截面的截面结构之间的偏差的概略图。
[0042]图25是示意地示出实施方式I中的半导体装置的保护环区域内的变形例的结构的部分剖视图。
[0043]图26是示意地示出实施方式2中的半导体装置的保护环的结构的俯视图。
[0044]图27是放大示出图26的区域P2的结构的概略俯视图。
[0045]图28是放大示出图26的区域P2的结构的第I变形例的概略俯视图。
[0046]图29是放大示出图26的区域P2的结构的第2变形例的概略俯视图。
[0047]图30是放大示出图26的区域P2的结构的第3变形例的概略俯视图。
[0048]图31是放大示出图26的区域P2的结构的第4变形例的概略俯视图。
[0049]图32是放大示出图26的区域P2的结构的第5变形例的概略俯视图。
[0050]图33是放大示出图26的区域P2的结构的第6变形例的概略俯视图。
[0051]图34是放大示出图26的区域P2的结构的第7变形例的概略俯视图。
[0052]图35是放大示出图26的区域P2的结构的第8变形例的概略俯视图。
[0053]图36是放大示出图26的区域P2的结构的第9变形例的概略俯视图。
[0054]图37是放大示出图26的区域P2的结构的第10变形例的概略俯视图。
[0055]图38是放大示出图26的区域P2的结构的第11变形例的概略俯视图。
[0056]图39是放大示出图26的区域P2的结构的第12变形例的概略俯视图。
[0057]图40是放大示出图26的区域P2的结构的第13变形例的概略俯视图。
[0058]图41是