放大示出图26的区域P2的结构的第14变形例的概略俯视图。
[0059]图42是放大示出图26的区域P2的结构的第15变形例的概略俯视图。
[0060]图43是放大示出图26的区域P2的结构的第16变形例的概略俯视图。
[0061]图44是放大示出图26的区域P2的结构的第17变形例的概略俯视图。
[0062]图45是示意地示出实施方式2中的半导体装置的保护环的结构的第18变形例的俯视图。
[0063]图46是放大示出图45的区域P3的结构的概略俯视图。
【具体实施方式】
[0064]以下，根据附图对本实施方式进行说明。
[0065](实施方式I)
[0066]首先，使用图1对本实施方式的半导体装置的平面结构进行说明。
[0067]参照图1，虽然本实施方式的半导体装置为例如CMOS传感器的半导体芯片或半导体晶片，但是并不限定于此。以下，以本实施方式的半导体装置为CMOS传感器的半导体芯片的情况为例进行说明。
[0068]本实施方式的CMOS传感器的半导体芯片SC，在俯视时(从对于半导体基板的主表面垂直的方向观察)具有元件形成区域、保护环区域、刻划区域。保护环区域以包围元件形成区域的外周(周围)的方式形成。刻划区域以包围该保护环区域的更外周(周围)的方式形成。
[0069]另外，刻划区域是用于在从半导体晶片切出半导体芯片时进行刻划的区域。因此，根据刻划的方法有时不残留在保护环区域的外周。
[0070]上述的元件形成区域例如具有矩形的平面形状。在该元件形成区域上主要形成有像素区域PX、可变增益放大器PGA、模拟数字转换电路ADC、定时产生电路TG、像素驱动器VSCAN、同步信号附加电路BRIDGE、输出驱动器LVDS。
[0071]另外，在保护环区域上形成有保护环GR。该保护环GR在保护环区域内以包围具有矩形平面形状的元件形成区域的外周的方式延伸。由此，保护环GR起到防止水分(湿气)从外周侧侵入到元件形成区域的内周侧的元件形成区域内的作用。
[0072]上述的半导体芯片SC为通过分割曝光而形成的半导体装置。具体地讲，例如由点划线MA包围的区域的图案通过使用了第I光掩膜的曝光形成，而且由点划线MB包围的区域的图案通过使用了与第I光掩膜不同的第2光掩膜的曝光形成。
[0073]接着，使用图2?图4对上述的半导体芯片的截面结构进行说明。
[0074]参照图2，在例如由硅构成的半导体基板SB的表面上，形成有例如由STI (ShallowTrench Isolat1n，浅沟槽隔离)或 LOCOS (Local Oxidat1n of Silicon，娃的局部氧化)氧化膜构成的元件隔离构造IR。在通过该元件隔离构造IR被电隔离的半导体基板SB的表面、且元件形成区域内，例如形成有MOS (Metal Oxide Semiconductor，金属氧化物半导体)晶体管TRA等元件。通过该MOS晶体管TRA等，构成形成于上述元件形成区域的各元件。
[0075]多层导电层CL的各自和多层层间绝缘膜II的各自交替地层压在该半导体基板SB的表面上。该多层的导电层CL的各自由例如包含Cu(铜)的材质构成，具有镶嵌构造。另夕卜，多层的层间绝缘膜II的各自例如由硅氧化膜、低介电常数(Low-k)材料等构成。
[0076]在元件形成区域内形成有通过导电层CL构成的各种元件和多层布线构造INL等。另外，在保护环区域内通过多层的导电层CL构成保护环GR的一部分。构成该保护环GR的多层的导电层CL的各自，在俯视时以包围元件形成区域的全周的方式形成。另外，多层的层间绝缘膜II的各自的表面被进行平坦化处理，成为比较平坦的表面。
[0077]在多层的层间绝缘膜II中的最上层的层间绝缘膜II上，形成有例如包含Al (铝)或Cu的材质构成的最上层导电层TCL。该最上层导电层TCL具有焊盘用最上层导电层TCL和保护环用最上层导电层TCL。
[0078]焊盘用最上层导电层TCL形成在元件形成区域内，且具有作为焊盘电极发挥功能的部分(焊盘部)。另外，保护环用最上层导电层TCL形成在保护环区域内，且构成保护环GR的一部分。焊盘用最上层导电层TCL和保护环用最上层导电层TCL为彼此从相同的层隔离而形成的层。
[0079]保护环GR由多层的导电层CL和保护环用最上层导电层TCL构成。该保护环GR为主要用于防止水分(湿气)向元件形成区域内的侵入的部件，因此优选从半导体基板SB的表面延伸到最上层的层间绝缘膜II上。多层的导电层CL和保护环用最上层导电层TCL的各自，如图1所示以在俯视时包围元件形成区域的全周的方式形成。
[0080]参照图2，以覆盖焊盘用最上层导电层TCL和保护环用最上层导电层TCL的方式，在最上层的层间绝缘膜II上形成有钝化处理膜PAL。该钝化处理膜PAL形成在元件形成区域、各自上。钝化处理膜PAL由具有耐湿性的材质构成，例如由包含氮素的绝缘膜单体或包含具有氮素的绝缘膜的层压膜构成。具体地讲，钝化处理膜PAL由p_SiN(等离子氮化硅膜)、p-Si0N(等离子氧氮化娃膜)、p-SiN/p-Si02(等离子氮化娃膜/等离子氧化娃膜)、p-Si0N/p-Si02(等离子氧氮化娃膜/等离子氧化娃膜)等构成。
[0081]在元件形成区域内，在焊盘用最上层导电层TCL上的钝化处理膜PAL上形成有到达焊盘用最上层导电层TCL的表面的开口部OPl。焊盘用最上层导电层TCL的表面的一部分通过该开口部OPl而从钝化处理膜PAL露出。
[0082]在保护环区域的最外周侧形成有硅烷缝隙SS。该硅烷缝隙SS通过贯通钝化处理膜PAL而到达最上层的层间绝缘膜II的槽构成。硅烷缝隙SS以包围保护环GR的全周的方式形成。硅烷缝隙SS用于在通过切割半导体晶片而从半导体芯片隔离时，防止在钝化处理膜PAL内传播的裂纹在保护环GR内和元件形成区域内延伸。
[0083]在钝化处理膜PAL上形成有第I感光性有机绝缘膜POl。该第I感光性有机绝缘膜POl例如由聚酰亚胺构成。在该第I感光性有机绝缘膜POl上形成有到达焊盘用最上层导电层TCL的表面的开口部0P2。该开口部0P2以穿过开口部OPl的内部的方式形成。焊盘用最上层导电层TCL的表面的一部分通过开口部0P2而从第I感光性有机绝缘膜POl露出。
[0084]在第I感光性有机绝缘膜POl上形成有再布线层RIL。该再布线层RIL穿过开口部0P2而与焊盘用最上层导电层TCL的焊盘部连接。再布线层RIL以从焊盘用最上层导电层TCL的焊盘部的正上方区域延伸到该正上方区域以外的其他区域的方式形成。
[0085]该再布线层RIL具有与第I感光性有机绝缘膜POl的表面接触而形成的势皇金属层BM和形成在势皇金属层BM上的导电层DCL。势皇金属层BM由例如包含Cr(铬)、Ti (钛)、TiN(氮化钛)、Ta(钽)、W(钨)、Mo (钼)等一种或它们的任意组合的材质构成。另外，导电层DCL由例如包含Cu的材质构成。
[0086]以覆盖再布线层RIL的方式在第I感光性有机绝缘膜POl上形成有第2感光性有机绝缘膜P02。该第2感光性有机绝缘膜P02例如由聚酰亚胺构成。在该第2感光性有机绝缘膜P02上形成有到达再布线层RIL的表面的开口部0P3。再布线层RIL的表面的一部分通过该开口部0P3而从第2感光性有机绝缘膜P02露出。
[0087]在第2感光性有机绝缘膜P02上以穿过开口部0P3而与再布线层RIL连接的方式形成有凹凸电极BP。凹凸电极BP穿过再布线层RIL而与焊盘用最上层导电层TCL电连接。凹凸电极BP位于焊盘用最上层导电层TCL的焊盘部的正上方区域以外的其他区域的正上方。凹凸电极BP例如具有Sn (锡)-xkg (银)-0.5Cu的合金组成。
[0088]接着，使用图3对上述的元件形成区域中的多层布线构造INL的结构进行说明，并且使用图4对保护环区域中的保护环GR的结构进行说明。
[0089]参照图3，在元件形成区域中，通过导电层CLl?CL7构成多层布线构造。该多层布线构造用于将形成在半导体基板SB上的元件彼此电连接，并且将该元件穿过凹凸电极BP (图2)而与外部电连接。
[0090]作为形成在半导体基板上的元件的MOS晶体管TRA具有I对源极/漏极区域SD和栅极电极GE。I对源极/漏极区域SD在半导体基板SB的表面上彼此隔开间隔而形成。栅极电极GE隔着栅极绝缘层GI形成在被I对源极/漏极区域SD夹着的半导体基板SB的表面上。
[0091]以覆盖该MOS晶体管TRA等的方式，在半导体基板SB的表面上层压有蚀刻阻挡用绝缘膜ES和层间绝缘膜III。在这些绝缘膜ES、IIl上形成有接触孔CH和布线槽IT。接触孔CH以达到栅极电极GE和杂质区域等的方式形成。布线槽IT以与接触孔CH连通的方式形成在接触孔CH上。
[0092]在接触孔CH内埋入有插头导电层PL，在布线槽IT内形成有布线用导电层IL。
[0093]在层间绝缘膜IIl上层压有绝缘膜BLl和层间绝缘膜112。在这些绝缘膜BLl、112上形成有通路孔VHl和布线槽IT1。通路孔VHl以到达布线用导电层IL的方式形成。布线槽ITl以与通路孔VHl连通的方式形成在通路孔VHl上。
[0094]在通路孔VHl和布线槽IT内形成有布线用导电层CL1。该布线用导电层CLl具有形成在通路孔VHl内的部分PLl和形成在布线槽ITl内的部分ILl。
[0095]与绝缘膜BL1、112、通路孔VH1、布线槽IT1、布线用导电层CL1(PL1、ILl)同样，形成有绝缘膜BL2?BL7、II3?118、通路孔VH2?VH7、布线槽IT2?IT7、布线用导电层CL2?CL7 (PL2?PL7、IL2?IL7)。由此构成上述的多层布线构造。
[0096]在上述的层间绝缘膜118上层压有绝缘膜BL8和层间绝缘膜119。在这些绝缘膜BL8、119上形成有通路孔VH8，在该通路孔VH8内形成有插头导电层PL。形成在层间绝缘膜Π9上的最上层导电层TCL隔着该插头导电层PL与布线用导电层CL7电连接。
[0097]参照图4，在保护环区域中，彼此