叉角度与折叠部GRL2和框部GRRl的情况相同。
[0160]另外，在保护环用导电层GRP的截面形状如图4的保护环用导电层GRP2?GRP6所示具有宽度窄的第I部分FP2?FP6和宽度宽的第2部分SP2?SP6时，第I部分FP2?FP6和第2部分SP2?SP6双方具有框部GRLl、GRRl和折叠部GRL2、GRR2。
[0161]另外，上述以外的本实施方式的结构与上述实施方式I的结构几乎相同，因此对相同要素标上相同标号，不重复其说明。
[0162]另外，也可以组合本实施方式中的交叉形状和实施方式I中记载的保护环用导电层的宽度(比元件形成区域内的布线用导电层的宽度大的宽度等)。
[0163]在本实施方式中，如图27所示具有保护环用导电层的第I图案部分GRL和第2图案部分GRR彼此交叉的形状。因此，能够抑制进行分割曝光而在第I图案部分与第2图案部分之间产生间隙的情况。
[0164]如上所述，作为框部GRLl (或GRR1)与折叠部GRL2 (或GRR2)具有彼此相同的宽度且彼此垂直的结构，也可以采用例如图28?图30所示的形状。
[0165]另外，如图31?图34所示，也可以使框部GRLl (或GRR1)与折叠部GRL2 (或GRR2)具有彼此相同宽度，且彼此构成锐角的角度Θ1。
[0166]另外，如图35?图38所示，也可以使框部GRLl (或GRR1)与折叠部GRL2 (或GRR2)具有彼此相同宽度，且彼此构成钝角的角度Θ1。
[0167]另外，如图39?图42所示，也可以使框部GRLl (或GRR1)与折叠部GRL2 (或GRR2)具有彼此不同的宽度，且彼此垂直。在图39?图42结构中，示出折叠部GRL2(或GRR2)的宽度(wlb (或w2b):图39)比框部GRLl (或GRR1)的宽度(wla (或w2a):图39)大的情况。但是，折叠部GRL2(或GRR2)的宽度(wlb (或w2b))也可以比框部GRLl (或GRR1)的宽度(wla(或 w2a))小。
[0168]另外，在图31?图48的结构中，也可以使框部GRLl (或GRR1)和折叠部GRL2(或GRR2)具有彼此不同的宽度。
[0169]另外，只要保护环用导电层的第I图案部分GRL与第2图案部分GRR具有彼此交叉的形状，则折叠部GRL2(或GRR2)也可以如图43所示具有Z字形形状，或者也可以具有如图44所示的格子形状。
[0170]另外，在上述中对保护环用导电层的第I图案部分GRL和第2图案部分GRR双方具有折叠部GRL2、GRR2的情况进行了说明，但是也可以如图45和图46所示不具有折叠部。
[0171]参照图45和图46，在该结构中，第I图案部分GRL具有沿着元件形成区域的矩形的平面形状的一边的部分GRLa、相对于该部分GRLa的两端的各自构成钝角或锐角的角度Θ 2而连接的两个倾斜部GRLb。另外，第2图案部分GRR具有沿着元件形成区域的矩形的平面形状的一边的部分GRRa、相对于该部分GRRa的两端的各自构成钝角或锐角的角度Θ 2而连接的两个倾斜部GRRb。并且，第I图案部分GRL的倾斜部GRLb与第2图案部分GRR的倾斜部GRRb彼此交叉。
[0172]另外，本实施方式的半导体装置例如也可以是35_全尺寸传感器。另外，本实施方式的半导体装置例如也可以仅是35_全尺寸传感器的像素部分、或者也可以仅是35_全尺寸传感器的控制电路部分。在仅是像素部分的情况下，在该半导体芯片中例如包含有像素PX、定时产生电路TG、像素驱动器VSCAN、可变增益放大器PGA。另外，在仅是控制电路部分的情况下，在该半导体芯片中例如包含有模拟数字转换电路ADC、同步信号附加电路BRIDGE、输出驱动器LVDS。
[0173]以上，虽然根据实施方式具体地说明由本发明人完成的发明，但是本发明不限定于所述实施方式，当然能够在不脱离其要旨的范围内进行各种变更。
[0174]标号说明
[0175]ADC数字转换电路，BLl绝缘膜，BM势皇金属层，BP凹凸电极，BRIDGE同步信号附加电路，CDL、CL、CLl?CL7、DCL导电层，CH接触孔，CHR半导体芯片区域，CLl?CL7、IL布线用导电层，ES蚀刻阻挡用绝缘膜，EXl曝光区域，FHU FH2第I孔部分，FPl?FP6第I部分，GE栅极电极，GHl?GH8保护环用孔，GI栅极绝缘层，GRPU GRP2保护环用导电层，GR 保护环，GRL 第 I 图案部分，GRLl、GRRl 框部，GRLa、GRRa、ILl、PLl 部分，GRLb, GRRb 倾斜部，GRR第2图案部分，I1、IIl?119层间绝缘膜，INL多层布线构造，IR元件隔离构造，IT、ITl?IT7布线槽，LVDS输出驱动器，0P1、0P2、0P3开口部，OX硅氧化膜，PAL钝化处理膜，PGA可变增益放大器，PL插头导电层，POl第I感光性有机绝缘膜，P02第2感光性有机绝缘膜，PRl?PR3光致抗蚀剂，PX像素(像素区域)，RIL再布线层，SB半导体基板，SD漏极区域，SC半导体芯片，SH1、SH2第2孔部分，SPl?SP6第2部分，SS硅烷缝隙，ST台阶，TCL最上层导电层，TG定时产生电路，TRA晶体管，VHl通路孔，VSCAN像素驱动器。
【主权项】
1.一种半导体装置，在一个芯片区域内具有元件形成区域和俯视时包围所述元件形成区域的周围的保护环区域，且所述一个芯片区域通过分割曝光形成，其中， 所述半导体装置(SC)具有: 层间绝缘膜(Π3?116)，具有形成在所述元件形成区域上的通路孔(VH2?VH5)和在所述通路孔(VH2?VH5)上与所述通路孔(VH2?VH5)连通的布线槽(IT2?IT5)，并且具有在所述保护环区域中以包围所述元件形成区域的方式延伸的保护环用孔(GH3?GH6); 布线用导电层(CL2?CL5)，具有形成在所述通路孔(VH2?VH5)和所述布线槽(IT2?IT5)内的部分；以及 保护环用导电层(GRP3?GRP6)，具有形成在所述保护环用孔(GH3?GH6)内的部分， 所述保护环用导电层(GRP3?GRP6)的宽度的最小尺寸(D2A?D5A)比所述通路孔(VH2?VH5)内的所述布线用导电层(CL2?CL5)的宽度的最小尺寸(D2B?D5B)大。2.根据权利要求1所述的半导体装置，其中， 在所述保护环区域上形成有保护环层压体，该保护环层压体具有使多个所述保护环用导电层(GRP3?GRP6)在上下彼此层压的结构， 所述保护环层压体的多个所述保护环用导电层(GRP3?GRP6)各自的宽度的最小尺寸(DlA?D5A)中，上层侧的所述保护环用导电层(GRP3?GRP6)较大。3.根据权利要求1所述的半导体装置，其中， 所述保护环用孔(GH3?GH6)具有第I孔部(FH3?FH6)和第2孔部(SH3?SH6)， 所述第2孔部(SH3?SH6)在所述第I孔部(Π13?FH6)上与所述第I孔部(Π13?FH6)连通，且具有比所述第I孔部(冊3?FH6)的宽度大的宽度， 所述第I孔部(FH3?FH6)内的所述保护环用导电层(GRP3?GRP6)的宽度的最小尺寸(D2A?D5A)比所述通路孔(VH2?VH5)内的所述布线用导电层(CL2?CL5)的宽度的最小尺寸(D2B?D5B)大。4.根据权利要求1所述的半导体装置，其中， 所述保护环用孔(GH3?GH6)的壁面在与所述保护环用孔(GH3?GH6)的延伸方向交叉的截面中以直线状延伸而贯通所述层间绝缘膜(113?116)。5.一种半导体装置，在一个芯片区域内具有元件形成区域和包围所述元件形成区域的周围的保护环区域，所述一个芯片区域通过分割曝光形成，其中， 所述半导体装置(SC)具有: 层间绝缘膜(Π3?116)，具有在所述保护环区域中以包围所述元件形成区域的方式延伸的保护环用孔(GH3?GH6);以及 保护环用导电层(GRP、GRP3?GRP6)，埋入在所述保护环用孔(GH3?GH6)内， 所述保护环用导电层(GRP、GRP3?GRP6)具有在俯视时沿彼此不同的方向延伸的第I和第 2 部分(GRL1、GRL2、GRR1、GRR2)，并具有所述第 I 和第 2 部分(GRL1、GRL2、GRR1、GRR2)彼此交叉的形状。6.根据权利要求5所述的半导体装置，其中， 俯视时的所述第I和第2部分(GRL1、GRL2、GRRU GRR2)的交叉角度比O。大且小于180。。7.根据权利要求6所述的半导体装置，其中， 所述第I和第2部分(GRL1、GRL2、GRR1、GRR2)的线宽(wla、wlb、w2a、w2b)相同，所述第I和第2部分(GRL1、GRL2、GRR1、GRR2)彼此垂直。8.根据权利要求6所述的半导体装置，其中， 所述第I和第2部分(GRL1、GRL2、GRR1、GRR2)的线宽(wla、wlb、w2a、w2b)彼此不同，所述第I和第2部分(GRL1、GRL2、GRR1、GRR2)彼此垂直。9.根据权利要求6所述的半导体装置，其中， 所述第I和第2部分(GRL1、GRL2、GRR1、GRR2)彼此倾斜地交叉。
【专利摘要】半导体装置(SC)为一个芯片区域通过分割曝光而形成的半导体装置。层间绝缘膜(II2～II6)在元件形成区域中具有通路(VH1～VH5)和布线槽(IT1～IT5)，且在保护环区域中具有保护环用孔(GH2～GH6)。布线用导电层(CL1～CL5)形成在通路(VH1～VH5)和布线槽(IT1～IT5)内。保护环用导电层(GRP2～GRP6)形成在保护环用孔(GH2～GH6)内。保护环用导电层(GRP3～GRP6)的宽度的最小尺寸(D2A～D5A)比通路(VH2～VH5)内的布线用导电层(CL2～CL5)的宽度的最小尺寸(D2B～D5B)大。
【IPC分类】H01L21/027
【公开号】CN104919569
【申请号】CN201380070170
【发明人】富田和朗
【申请人】瑞萨电子株式会社
【公开日】2015年9月16日
【申请日】2013年1月11日
【公告号】US20150357293, WO2014109044A1