半导体装置的制造方法
【技术领域】
[0001]本发明涉及具有焊盘的半导体装置。
【背景技术】
[0002]对具有焊盘的现有的半导体装置进行说明。图13是示出现有的半导体装置的剖视图。
[0003]当观察焊盘附近的截面时，在层间绝缘膜131之上设置有第一金属膜132，层间绝缘膜133被设置成覆盖第一金属膜132。利用已知的光刻和蚀刻或者CMP技术，使金属塞柱134形成并配置在在第一金属膜132之上。第二金属膜135以经由金属塞柱134与第一金属膜132连接的方式设置在第一金属膜132的上方。保护膜136在第二金属膜135的上方具有开口部。另外，保护膜136以除了保护膜136的开口部以外的部分覆盖第二金属膜135。
[0004]这里，金属塞柱134使用埋入式钨塞柱，以接近可在工艺规程上形成的最小径的尺寸来统一金属塞柱的直径，第二金属膜135的表面是平坦的。(例如，参照专利文献I)
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:日本特开2004-221430号公报
【发明内容】
[0008]但是，在现有技术中，如果由于在用于形成探针200或键合球300的引线键合(wire bonding)的冲击下产生的应力而导致第二金属膜135和第一金属膜132变形，贝Ij存在应力集中于焊盘的下方向从而在层间绝缘膜133上产生裂纹137这样的危险性。
[0009]本发明是鉴于上述课题而作出的，其目的是提供能够更有效地防止在焊盘下方的绝缘膜上产生裂纹的半导体装置。
[0010]本发明为了解决上述课题而采用了以下的手段。
[0011]首先，一种半导体装置，其具有焊盘，该半导体装置的特征在于，该半导体装置具备:第一层间绝缘膜上的第一金属膜；所述第一金属膜上的第二层间绝缘膜；金属塞柱，其贯通所述第二层间绝缘膜而形成；以及第二金属膜，其以经由所述金属塞柱进行电连接的方式设置在所述第二层间绝缘膜上，所述金属塞柱由大径的第一金属塞柱和小径的第二金属塞柱构成，在所述第一金属塞柱正上方的所述第二金属膜的表面上具有凹部。
[0012]另外，一种半导体装置，其特征在于，所述第一金属塞柱由高熔点金属膜和所述第二金属膜构成，第二金属塞柱仅由高熔点金属膜构成，所述第二金属塞柱正上方的所述第二金属膜的表面是平坦的。
[0013]另外，一种半导体装置，其特征在于，所述第二金属塞柱被配置在所述焊盘区域外。
[0014]另外，一种半导体装置，其特征在于，所述第二金属塞柱被配置在在所述焊盘区域内。
[0015]另外，一种半导体装置，其特征在于，所述第一金属塞柱和所述第二金属塞柱在所述焊盘区域内交替配置。
[0016]另外，一种半导体装置，其特征在于，所述金属塞柱呈同心圆状配置。
[0017]另外，一种半导体装置，其特征在于，除去焊盘的角部方向，以同心圆状配置所述金属塞柱。
[0018]另外，一种半导体装置，其特征在于，所述金属塞柱呈涡卷状配置。
[0019]另外，一种半导体装置，其特征在于，所述金属塞柱在所述焊盘的中央部呈圆形配置，进而在该中央部的外侧呈涡卷状配置。
[0020]并且，一种半导体装置，其特征在于，关于所述金属塞柱，沿着焊盘的四边配置有4个使多个金属塞柱集合而形成为梯形区域的部分。
[0021]发明的效果
[0022]通过采用上述手段，可使施加至焊盘表面的应力通过向第二金属膜的凹部的移动被分散，由此能够防止在焊盘下的绝缘膜中产生裂纹。
【附图说明】
[0023]图1是示出本发明的半导体装置的俯视图和剖视图。
[0024]图2是本发明的半导体装置的探针测试工序和引线键合工序的剖视图。
[0025]图3是示出本发明的半导体装置的俯视图。
[0026]图4是示出本发明的半导体装置的俯视图。
[0027]图5是示出本发明的半导体装置的俯视图。
[0028]图6是示出本发明的半导体装置的俯视图。
[0029]图7是示出本发明的半导体装置的俯视图。
[0030]图8是示出本发明的半导体装置的俯视图。
[0031]图9是示出本发明的半导体装置的俯视图。
[0032]图10是示出本发明的半导体装置的俯视图。
[0033]图11是示出本发明的半导体装置的俯视图。
[0034]图12是示出本发明的半导体装置的俯视图。
[0035]图13是现有的半导体装置的探针测试工序和引线键合工序的剖视图。
【具体实施方式】
[0036]以下，参照附图来说明本发明的实施方式。
[0037]首先，说明具有焊盘的半导体装置的基本结构。图1是示出本发明的半导体装置的俯视图和剖视图。
[0038]图1的(a)是焊盘的俯视图。在使保护膜16开口的区域中露出矩形的第二金属膜15，小径金属塞柱14a和截面直径比该小径金属塞柱14a大的大径金属塞柱14b以交替地占据如棋盘格子那样的方格的交点的方式，配置在第二金属膜15的背面。此外，小径金属塞柱14a的直径是接近可在工艺规程上形成的最小径的尺寸。另外，在焊盘区域之外，与第二金属膜15同层的金属布线以及下层的金属布线仅通过小径金属塞柱14a进行电连接。
[0039]图1的(b)是焊盘的剖视图。在设置于半导体基板的第一层间绝缘膜11上设置有矩形的第一金属膜12，以覆盖第一金属膜12的方式设置有第二层间绝缘膜13，在第一金属膜12上方的第二层间绝缘膜13上设置有到达第一金属膜12的通孔。关于通孔，大径通孔与小径通孔这两种混合存在，在小径通孔中形成有小径金属塞柱14a，该小径金属塞柱14a是填充由高熔点金属构成的势皇金属膜和钨膜而成的，在大径通孔中形成有大径金属塞柱14b，该大径金属塞柱14b是填充势皇金属膜、鹤膜和第二金属膜15而成的。在第一金属膜12的上方隔着第二层间绝缘膜13设置有第二金属膜15，第一金属膜12和第二金属膜15经由大径金属塞柱14a和小径金属塞柱14b电连接。
[0040]由图可知，第二金属膜15的下表面不平坦，并且以第二金属膜15进入大径通孔的中心凹部的方式成膜，因此，第二金属膜15的表面也不平坦，并且成为在大径通孔的上方即大径金属塞柱14b的上方具有凹部17的形状。并且，保护膜16被设置成覆盖第二金属膜15的端面或侧面，成为将第二金属膜15的端面以外的保护膜16去除而具有开口区域18的结构。
[0041]这里，对第一金属膜成膜以后的制造方法进行说明。当利用光刻技术和蚀刻技术在第二层间绝缘膜13上形成大径通孔以及小径通孔之后，利用PVD法(物理气相沉积法)形成钛系势皇金属膜，然后利用CVD法(化学气相沉积法)形成钨膜。此时，钨膜以将小径通孔完全填充并将大径通孔部分填充的程度的膜厚成膜。通过使小径通孔的直径比势皇金属膜的膜厚与钨膜的膜厚之和的2倍小、并使大径通孔的直径比势皇金属膜的膜厚与钨膜的膜厚之和的2倍大，由此能够实现上述那样的完全填充、部分填充这样的成膜。
[0042]接着，利用回蚀(etch back)法或CMP (化学机械研磨)法来去除第二层间绝缘膜13上的钨膜。在利用回蚀法或CMP法去除多余的钨膜之后，利用任意方法以势皇金属膜和钨膜将小径通孔完全填充，并将大径通孔部分填充，在大径通孔的中心部存在空孔。如果在这样的状态下利用PVD法形成第二金属膜15，则第二金属膜15进入大径通孔内，并在其表面形成凹部。然后，在第二金属膜15与第二层间绝缘膜13的表面上形成由氮化硅等构成的保护膜16，使第二金属膜15的一部分开口而形成焊盘(开口区域)18。
[0043]另外，图1的(b)是利用了回蚀法的情况下的形状，