半导体装置的制造方法
【技术领域】
[0001] 本发明涉及半导体装置。
【背景技术】
[0002] 在功率转换装置的低功耗化的进程中，对于起到功率转换装置的核心作用的功率 器件的低功耗化抱有很大的期望。例如，在各种功率器件中，能够利用电导调制效果来实 现低导通电压、并且基于电压驱动的栅极控制的动作控制较为容易的绝缘栅型双极晶体管 (IGBT:InsulatedGateBipolarTransistor)的使用正得以普及。通过使用IGBT，可确保 高耐压，并且即使在配置于流过大电流的电路区域的功率器件中也能大幅提高开关速度。
[0003] 然后，随着开关速度的高速化，因EMI(ElectroMagneticInterference:电磁干 扰）噪声而产生的问题变得显著。尤其在IGBT导通时要求将EMI噪声抑制到可容许的电 平，因此，开关速度的高速化受到限制，从而无法充分地减小开关损耗。对于减少EMI噪声， 与IGBT组合来进行使用的续流二极管（FWD:FreeWheelingDiode)的软恢复化是非常重 要的。
[0004] 对于FWD的软恢复化，需要在降低阳极侧的载流子密度、减小反向恢复时的反向 恢复电流的同时，提高阴极侧的载流子密度以抑制因载流子的枯竭而引起的电压?电流波 形的振动。作为降低阳极侧的载流子密度、且提高阴极侧的载流子密度的结构，已知有低注 入效率的阳极结构、局部配置肖特基二极管的结构、以及利用局部的寿命控制来最优化载 流子分布的结构。
[0005] 此外，近年来，作为降低阳极侧的载流子密度、且提高阴极侧的载流子密度的其他 结构，提出有下述结构：通过在阴极侧形成P浮空埋层，来使施加高电压时阴极侧的pn二极 管雪崩，从而强制性地提高阴极侧的载流子密度，由此来实现软恢复（例如，参照下述专利 文献1、2)。关于下述专利文献1、2所示的现有的FWD，参照图29来进行说明。图29是表 示现有FWD的结构的剖视图。
[0006] 如图29所示，现有的FWD中，在成为rT漂移区域101的rT半导体基板上包括活性 区域100、包围活性区域100的边缘终端结构部（边缘部）110。在rT半导体基板的正面的 表面层中，在活性区域100设有P+阳极层102，在边缘终端结构部110设有作为浮空的p型 区域的场限环（FLR:fieldlimitingring) 108。层间绝缘膜109覆盖处于边缘终端结构 部110的n_半导体基板的正面。阳极电极103设置在p+阳极层102的表面上，其端部在层 间绝缘膜109上延伸。
[0007] 在rT半导体基板的背面的表面层，从活性区域100到边缘终端结构部110设置有 n+阴极层104。在rT漂移区域101与n+阴极层104之间，从活性区域100到边缘终端结构 部110设置有n缓冲层105。在n缓冲层105的内部，在n+阴极层104侧的表面层，从活性 区域100到边缘终端结构部110按规定的间隔设置有多个P埋层106。p埋层106与n+阴 极层104相接。阴极电极107设置于rT半导体基板的整个背面。
[0008] 此外，作为其他的FWD，提出了下述装置，该装置包括：第1电极；设置在第1电极 上，且具有第1导电型的第1层；设置在第1层上，且具有不同于第1导电型的第2导电型 的第2层；设置在第2层上的第3层；设置在第3层上的第2电极；以及设置于第2层及第 3层之间，且具有第2导电型的第4层，第3层包含有第1部分和第2部分，该第1部分具有 第2导电型，且所具有的杂质浓度的峰值比第2层的杂质浓度的峰值要高，该第2部分具有 第1导电型，第2部分的面积相对于第1及第2部分的总面积所占的比例为20%以上95% 以下（例如，参照下述专利文献3)。 现有技术文献 专利文献
[0009] 专利文献1:美国专利第7635909号说明书 专利文献2:美国专利第7842590号说明书 专利文献3:日本专利特开2010-283132号公报
【发明内容】
发明所要解决的技术问题
[0010] 然而，作为开关速度的高速化所带来的问题，除了上述的因EMI噪声而引起的问 题变得显著这一点以外，还存在以下问题：在FWD反向恢复时所施加的最大电压或电流变 化率di/dt超过安全动作区域（S0A:SafeOperatingArea)，从而导致元件损坏。作为导致 该元件损坏的一个原因，可列举出在导通状态时扩散在非活性区域（边缘终端结构部等） 的载流子在反向恢复时通过活性区域的接触部（P+阳极层与阳极电极的接合部）并逃逸至 阳极电极，从而在活性区域的外周部发生电流集中。此外，作为导致元件损坏的另一个原 因，可列举出由于P+阳极层的端部的曲率而引起的P+阳极层的电场强度变高的情况。该问 题无法通过上述FWD的软恢复化来解决。
[0011] 图29所示的专利文献1、2的技术中，将通过光刻形成于基板背面的离子注入用掩 模作为掩模，通过从基板背面注入离子来形成多个P埋层106。此时，在离子注入用掩模的 图案形成时，将基板正面的切割线作为基准来进行基板背面的定位（对准）。例如，在形成 于具有6英寸直径的晶圆的芯片中，芯片尺寸为IcmX Icm左右，边缘终端结构部110的宽 度为0? Imm~Imm左右，因此，活性区域100的宽度为9mm~9. 9mm左右。由此，为了在活 性区域100及边缘终端结构部110以精细的图案、满足设计规则的较高的尺寸精度形成多 个P埋层，对基板背面的对准精度就有所要求。
[0012] 作为提高基板背面的对准精度的方法，已知有在透明的平台上以正面朝下的方式 放置IT半导体基板，从平台侧使红外线透过IT半导体基板来对基板正面的切割线进行检测 的方法。然后，在该方法中，需要设置用于从rT半导体基板的背面检测出rT半导体基板的 正面的切割线的特别的设备，从而存在成本增大的问题。
[0013] 本发明的目的在于，为了解决上述现有技术中的问题点，提供一种在实现软恢复 化的同时，反向恢复容限较大的半导体装置。 解决技术问题所采用的技术手段
[0014] 为了解决上述问题，达成本发明的目的，本发明所涉及的半导体装置具有下述特 征。在第1导电型的第1半导体区域的一个面的表面层选择性地设置有第2导电型的第2 半导体区域。设置有与所述第2半导体区域相接的第1电极。在所述第1半导体区域的另 一个面的表面层，设置有杂质浓度比所述第1半导体区域要高的第1导电型的第3半导体 区域。在所述第1半导体区域内部的从所述第1半导体区域的另一个面起算时比所述第3 半导体区域要深的位置，设置有第2导电型的第4半导体区域。设置有与所述第3半导体 区域相接的第2电极。并且，所述第4半导体区域的端部位于比所述第1半导体区域的侧 面更靠内侧的位置。
[0015] 本发明所涉及的半导体装置的特征在于，在上述发明中，所述第4半导体区域的 端部位于比所述第2半导体区域与所述第1电极的接合部的端部更靠内侧的位置。
[0016] 本发明所涉及的半导体装置的特征在于，在上述发明中，还包括第1导电型的第5 半导体区域，该第1导电型的第5半导体区域设置在所述第1半导体区域的内部的从所述 第1半导体区域的另一个面起算时到比所述第3半导体区域要深的位置为止，该第1导电 型的第5半导体区域的杂质浓度比所述第1半导体区域要高，且比所述第3半导体区域的 杂质浓度要低。所述第3半导体区域的端部位于比所述接合部的端部更靠内侧的位置。在 所述第3半导体区域的外侧，形成有所述第5半导体区域与所述第2电极的肖特基结。 [0017] 本发明所涉及的半导体装置的特征在于，在上述发明中，还包括第2导电型的第6 半导体区域，该第2导电型的第6半导体区域设置于所述第3半导体区域的外侧的所述第 5半导体区域的内部，与所述第3半导体区域及所述第4半导体区域相分离。
[0018] 本发明所涉及的半导体装置的特征在于，在上述发明中，所述第5半导体区域是 通过多次质子照射而形成的区域，从所述第1半导体区域的另一个面起算时多个所述第5 半导体区域设置在不同的深度。
[0019] 本发明所涉及的半导体装置的特征在于，在上述发明中，所述第4半导体区域的 表面积相对于主电流流动的活性区域的表面积的占有面积比率为90%以上98%以下。
[0020] 本发明所涉及的半导体装置的特征在于，在上述发明中，在所述第4半导体区域 的表面积相对于主电流流动的活性区域的表面积的占有面积比率中，相对于将所述第1电 极与所述第2半导体区域相接触的区域的接触端部从所述一个面侧投射到所述另一个面 而得到的接触端部位置，所述接触端部位置的内周侧的所述占有面积比要高于所述接触端 部位置外周侧的所述占有面积比。
[0021] 本发明所涉及的半导体装置的特征在于，在上述发明中，位于将所述第1电极与 所述第2半导体区域相接触的区域的接触端部从所述一个面侧投射到所述另一个面而得 到的接触端部位置的内周侧的所述第4半导体区域的与所述另一个面水平的方向上的长 度为250 ym以上。
[0022] 本发明所涉及的半导体装置的特征在于，在上述发明中，位于将所述第1电极与 所述第2半导体区域相接触的区域的接触端部从所述一个面侧投射到所述另一个面而得 到的接触端部位置的内周侧的所述第4半导体区域的与所述另一个面水平的方向上的长 度Ll满足：LI3 {(q*y ^VbiVJl1/2,其中，J为所述半导体装置的主电流的电流 密度、q为基本电荷、U为空穴移动度、d为所述第4半导体区域的深度方向的厚度、Np为 所述第4半导体区域的杂质浓度、Vbi为所述第4半导体区域与所述第3半导体区域之间 的pn结的内置电位。
[0023] 本发明所涉及的半导体装置的特征在于，在上述发明中，所述第4半导体区域位 于将所述第1电极与所述第2半导体区域相接触的区域的接触端部从所述一个面侧投射到 所述另一个面而得到的接触端部位置的内周侧，所述接触端部位置与所述第4半导体区域 的端部相分离的分离部的间隔为2000ym以下。
[0024] 根据上述发明，由于均匀地设置p埋层（第4半导体区域），且使其端部位于IT漂 移区域（第1半导体区域）的侧面（芯片端部）的内侧，从而使得反向恢复时由P埋层和 n+阴极层构成的pn结发生雪崩，空穴从n+阴极层侧注入到IT漂移区域，因此获得软恢复特 性。此外，由于在芯片端部P埋层不会与阴极电极发生短路，从而能够防止电流-电压波形 (I-V波形）的跳变。
[0025] 根据上述发明，通过使p埋层的端部位于阳极接触部（第2半导体区域与第1电 极的接合部）的端部的内侧，使得活性区域的动态耐压低于非活性区域（边缘终端结构部 等）的动态耐压，从而能够抑制反向恢复时电场集中到阳极接触部的端部。
[0026] 根据上述发明，通过设置使得在p埋层的外侧延伸的n+阴极层与芯片端部相分离 的P_层，或者在P埋层的外周侧设置与P埋层向分离且与阴极电极相接触的P_层，从而电 子不会注入到非活性区域，向非活性区域的载流子的扩散得以抑制。由此，向P+阳极层（第 2半导体区域）端部的电流集中得以缓和，反向恢复容限得以提高。 发明效果
[0027] 根据本发明所涉及的半导体装置，起到能够在实现软恢复化的同时，增大反向恢 复容限的效果。
【附图说明】
[0028] 图1是表示实施方式1所涉及的半导体装置的结构的剖视图。 图2是表示图1的切断线A-A'处的杂质浓度分布的特性图。 图3是表示实施方式1所涉及的半导体装置的制造方法的概要的流程图。 图4是表示比较例的半导体装置在施加正向电压时的动作的说明图。 图5是表示实施方式1所涉及的半导体装置在施加正向电压时的动作的说明图。 图6是表示实施方式2所涉及的半导体装置的制造方法的概要的流程图。 图7是表示实施方式3所涉及的半导体装置的制造方法的概要的流程图。 图8是表示实施方式4所涉及的半导体装置的结构的剖视图。 图9是表示图8的切断线B-B'处的杂质浓度分布的特性图。 图10是表示实施方式4所涉及的半导体装置的制造方法的概要的流程图。 图11是表示实施