一种半导体器件的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
【背景技术】
[0002]随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管(FET)的器件，然后在BEOL(集成电路制造后段制程)中形成互连结构。在降低互连线的RC延迟、改善电迁移等方面，金属铜与金属铝相比具有低电阻系数，高熔点和优良的电迁移耐力，在较高的电流密度和低功率的条件下也可以使用。目前，由金属铜和低k层间介电层组成的互连结构具有金属互连线层数目少，芯片速度高、功耗低、制造成本低、高抗电迁移性能等优势。
[0003]在当前的铜互连工艺中，作为布线材料的铜具有几个严重的缺点:它可以快速进入相邻的层间介电质区域，可导致在两互连线之间形成导通路径，产生短路；同时铜与层间介电层的附着力也很差，很容易产生脱落(peeling)现象。目前，在铜互连结构形成后，需要在其上形成电介质覆盖层，由于铜与电介质覆盖层的附着力很差，仍然会有铜扩散的现象出现，进而使互连线之间的击穿电压降低，引发器件的可靠性问题。为了解决铜与电介质覆盖层的粘附性问题，同时减少铜的电迁移，人们已提出了一种金属覆盖层的概念，即在金属铜上覆盖一层其他的物质，然后再沉积电介质覆盖层，以提高金属铜与电介质覆盖层间的附着力。
[0004]如图1A-1C所示，为现有的一种制作具有金属覆盖层的铜互连结构的相关步骤所获得的器件的示意图。
[0005]如图1A所示，提供半导体衬底100，在半导体衬底上自下而上依次形成刻蚀停止层101和低k层间介电层102。在所述低k层间介电层中形成金属铜互连结构,采用氨气来处理金属铜层103，以去除互连结构中的氧化铜。采用硅烷(SiH4)处理所述金属铜层，在金属铜层的表面形成硅化铜104。
[0006]如图1B所示，采用氮气或者氨气处理所述硅化铜104，以形成CuSiN层105。
[0007]如图1C所示，在所述CuSiN金属覆盖层105和低k层间介电层102的表面上形成电介质覆盖层106。
[0008]然而，不断缩小的半导体器件的尺寸，以及在半导体衬底上由金属铜和低k层间介电层构成的互连结构所产生的电迁移(EM, electro migrat1n)性能和线电阻(lineresistance)两者之间的权衡已成为目前研究的重点。在半导体器件的互连结构中电迁移是重要的金属失效机理。根据现有技术在形成CuSiN金属覆盖层的过程中大量的硅原子进入半导体器件中，硅原子可以使器件具有较长的电迁移寿命，但是，如图2所示，在形成CuSiN金属覆盖层的过程中提供给半导体器件较多的硅原子时，过量的硅原子会扩散到金属铜连线中，将增加线电阻的阻值，影响互连结构的电学性能。
[0009]因此，针对上述问题，有必要提出一种新的制作方法。
【发明内容】
[0010]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0011]本发明为了克服目前存在问题，提出一种半导体器件的制作方法，包括:提供半导体衬底；在所述半导体衬底上形成层间介电层和位于所述层间介电层中的金属互连结构；在所述层间介电层和所述金属互连结构表面沉积形成无定形硅层；进行热处理，以形成第一金属覆盖层；采用含硼化合物处理所述第一金属覆盖层，以形成第二金属覆盖层；采用氮气或者氨气处理所述第二金属化合物覆盖层，以形成第三金属化合物覆盖层；在所述层间介电层和所述第三金属覆盖层上形成电介质覆盖层。
[0012]进一步，在形成所述无定形硅层之前还包括使用氮气或者氨气处理所述金属互连结构顶面的步骤。
[0013]进一步，所述含硼化合物选自硼烷及其烷基取代衍生物；碳硼烷；硼氮苯分子及其烷基取代衍生物；胺类硼烷；及其组合。
[0014]进一步，所述含硼化合物包括硼烷或三甲基硼。
[0015]进一步，所述金属互连结构为铜金属互连结构。
[0016]进一步,所述第一金属覆盖层的材料为CuSi。
[0017]进一步，所述第二金属覆盖层的材料为CuSiB。
[0018]进一步，所述第三金属覆盖层的材料为CuSiBN。
[0019]进一步，所述热处理温度为300?400°C。
[0020]进一步,采用原子层沉积法形成所述无定形娃层。
[0021]进一步,所述无定形娃层的厚度为30?60埃。
[0022]进一步,所述层间介电层的材料为低k介电材料或超低k介电材料。
[0023]进一步，所述层间介电层和所述半导体衬底之间形成有刻蚀停止层。
[0024]进一步，所述电介质覆盖层材料为氮化硅或者掺碳的氮化硅。
[0025]综上所述，根据本发明提供的形成金属覆盖层的方法，在形成的金属覆盖层中引入硼原子，使金属覆盖层的抗氧性得以提高，与电介质覆盖层间的附着力更强，同时硼原子可以阻挡硅原子向金属互连线中的扩散，为器件提供较低的线电阻和良好的电迁移性能，进而提高器件的可靠性和良率。
【附图说明】
[0026]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0027]附图中:
[0028]图1A-1C为根据现有技术制作具有金属覆盖层的铜互连结构的相关步骤所获得的器件的剖面示意图；
[0029]图2为根据现有技术制作的具有金属覆盖层的铜互连结构中硅原子扩散到金属铜连线的示意图；
[0030]图3A-3F为根据本发明一个实施方式制作具有金属覆盖层的铜互连结构相关步骤所获得的器件的剖面示意图；
[0031]图4为根据本发明一个实施方式制作具有金属覆盖层的铜互连结构的工艺流程图。
【具体实施方式】
[0032]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0033]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0034]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0035]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0036]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0037]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0038][示例性实施例]
[0039]下面，参照图3A-图3F来描述根据本发明示例性实施例的方法在铜互连结构上形成金属覆盖层的详细步骤。
[0040]首先，如图3A所示，提供半导体衬底300，所述半导体衬底300可包括任何半导体材料，此半导体材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs、InAs, InP,以及其它II1- V或I1-VI族化合物半导体。半导体衬底300包括各种隔离结构，例如浅沟槽绝缘。半导体衬底300还可以包括有机半导体或者如Si/SiGe、绝缘体上娃(SOI)、或者绝缘体上SiGe (SGOI)的分层半导体。
[0041]在半导体衬底300上沉积形成刻蚀停止层301，其材料为含碳的氮化硅(NDC)，制备的方法可选用化学气相沉积(CVD)。作为一个实例，在进行化学气相沉积时，功率为200?400W，加热使腔体内的温度至300?400°C，腔体内的压力为2?5Torr，采用的三甲基硅烷(3MS)或者四甲基硅烷(4