具有减少的高度的封装堆叠结构的制作方法
【专利说明】具有减少的高度的封装堆叠结构
[0001]相关申请的交叉引用
[0002]本申请要求于2013年3月15日提交的美国非临时申请号13/833,921的优先权，其全部内容通过援引纳入于此。
技术领域
[0003]本申请涉及集成电路封装，尤其涉及封装堆叠(PoP)结构，其中顶层封装基底被修改以获得减少的封装高度。
[0004]背景
[0005]已经为其中电路板空间必须被节省的应用(诸如蜂窝电话和其他便携式设备之类)开发了封装堆叠(PoP)结构。顶层封装通常是存储器封装，而底层封装通常是处理器封装。与诸如堆叠管芯电路之类的其他方法相比，封装堆叠技术已被证明是相当流行的。例如，制造商能容易地在PoP电路中替换不同的存储器封装，从而与捆绑于特定存储器相比这降低了成本。而且，顶层封装和底层封装可被独立测试。相反，在堆叠管芯设计中有坏的管芯就需要抛弃剩下的好的管芯。
[0006]尽管使用PoP结构对集成电路的封装因此是相当流行的，但是在该封装工艺中仍然存在挑战。例如，随着技术进步，用户希望PoP叠层有减少的厚度或高度。但是尽管在PoP领域中有技术进步，就减少PoP叠层高度而言仍然存在障碍。参考图1A和IB可更好地理解关于减少封装高度的问题。图1A示出了传统PoP叠层100。为了构造PoP 100，底层封装管芯105首先被倒装安装到底层封装基底110，并用模塑复合物层108包裹。然后在模塑复合物层108中形成通孔(诸如通过激光烧蚀等)，以暴露底层封装结构110上的下层焊球。顶层封装基底120上对应的上层焊球然后被收入通孔，因此回流焊接工艺通过回流焊接的上层焊球和下层焊球而形成焊点互连115，以将顶层封装基底120电耦合于底层封装基底110。
[0007]由于用于形成PoP 100的穿模通孔(through-mold-via)工艺，在上层封装基底120的下表面与模塑复合物层108的上表面之间存在间隙140。间隙140从而增加了 PoP100的PoP叠层高度。为了实现不会遭受间隙140影响的减少的叠层高度，已经开发了一种替代的PoP架构，它可被表示为模塑嵌入式(ME)PoP 130，如图1B中所示。在ME-PoP 130中，在顶层封装基底120和下层封装基底已通过互连115被接合之后，施加模塑复合物108。以此方式，ME-PoP 130在顶层封装基底120的下表面和模塑复合物108的上表面之间不具有间隙140。从而与PoP 100相比，Me-PoP 130具有减少的高度。但是不管选择哪一个架构，可看到顶层封装基底120的下表面总是在底层管芯105的上表面之上，因为顶层封装基底120覆盖底层管芯105。换言之，顶层封装基底120相对于底层管芯105来层叠。顶层封装基底120的厚度因此是整体PoP叠层的厚度中的直接因素。
[0008]如果常规PoP中顶层封装基底的厚度可变薄某个微米数，则PoP的高度可被减少相同的微米数。类似地，底层封装基底的厚度中的减少也减少了 PoP叠层高度。用于顶层和底层封装的基底于是被日渐变薄以获得减少的PoP叠层高度。但是当前最先进的有机基底可被薄化至不少于大约80至90微米。如果使得基底比该最小厚度更薄一点，则会发生不可接受的翘曲。因此顶层和底层封装基底的最小封装基底厚度表现出阻碍了 PoP叠层高度减少方面的进一步进步。
[0009]因此，本领域需要具有减少的高度的改进的PoP电路，同时仍然具有对抗基底翘曲的强有力保护。
[0010]概述
[0011]为了实现减少的PoP叠层高度，提供了一种PoP，其中封装之一的封装基底包括大小被设置成容纳来自剩余封装的管芯的窗口。尽管该基底窗口被提供在通常被表示为顶层或上层封装基底的基底中，该顶层封装在这里也被成为第一封装。通常将被表示为底层封装的剩余封装在这里被称为第二封装。就这一点而言，如果PoP上下倒置，本领域认可的术语“顶层封装”和“底层封装”并不切换定义。但是为了避免任何歧义，顶层封装在这里被称为第一封装，而底层封装在这里被称为第二封装。第一封装包括至少一个第一封装管芯以及包含窗口的第一封装基底。第二封装包括第二封装管芯和第二封装管芯。多个封装堆叠互连将第一封装基底与第二封装基底互连，使得第一和第二封装基底被一间隙隔开。第二封装管芯的厚度或高度大于所述间隙，使得第二封装管芯至少部分地置于第一封装基底的窗口内。
[0012]附图简述
[0013]图1A是常规封装堆叠(PoP)叠层的截面图。
[0014]图1B是常规模塑嵌入式PoP叠层的截面图。
[0015]图2是减少的高度的PoP的一实施例的第一封装基底和第二封装基底的截面图。
[0016]图3是具有表面安装的第二封装管芯以形成第二封装的图2的第二封装基底的截面图。
[0017]图4是耦合于第一封装基底以形成部分PoP组装件的图3的第二封装的截面图。
[0018]图5是在施加了模塑复合物之后图3的部分PoP组装件的截面图。
[0019]图6是包括图5的部分PoP组装件的减少了高度的PoP的截面图。
[0020]图7是部分PoP组装件的替代实施例的截面图。
[0021]图8是包括图7的部分PoP组装件的减少了高度的PoP的截面图。
[0022]图9例示出根据本文公开的实施例的结合了减少了高度的PoP的多个电子系统。
[0023]详细描述
[0024]为了解决本领域中对具有减少的叠层高度而同时仍然能抵抗翘曲的改进的PoP架构的需要，揭示了一种包括具有大小被设置成容纳第二封装管芯的窗口的第一封装基底的PoP叠层。如本文所使用的，第一封装基底窗口被称为“容纳”第二封装管芯，这是由于在第一封装基底已被耦合于第二封装基底之后，第二封装管芯被至少部分地设置在第一封装基底的窗口内。
[0025]综览
[0026]第一封装基底包括焊盘，其通过封装堆叠互连耦合于第二封装基底上的对应焊盘。在给定了至第一封装基底的这种封装堆叠互连的情况下，“第一封装管芯”在这里被定义为这样一种管芯，其输入/输出(I/o)信号通过第一封装基底焊盘被传导。换言之，如此处所使用的“第一封装管芯”的定义排除了与第二封装管芯呈穿硅堆叠(TSS)布置的管芯、或与第二封装基底引线接合的管芯。例如，用于与第二封装管芯呈TSS堆叠的管芯的I/O信号将在顶层管芯本身上的焊盘而不是第一封装基底焊盘中被传导。类似地，用于与第二封装基底进行引线接合的管芯的I/o信号将不会通过第一封装基底焊盘而是通过与第二封装基底的引线接合来被传导。但是将理解，“第一封装管芯”的此定义将不排除通过使用穿硅通孔(TSV)而在TSS堆叠中被堆叠在一起的多个第一封装管芯，只要用于这些管芯的I/o通过第一封装基底上的焊盘被传导。
[0027]由于耦合在第一封装基底和第二封装基底之间的封装堆叠互连，第一和第二封装基底不彼此接触而是被一间隙间隔开，如在PoP领域中常规的那样。在现有技术中，第二封装管芯不可能具有会超过该间隙的高度(也可被表示为厚度)，因为第一封装基底堆叠在第二封装管芯之上。例如，再次参考图1A和1B，如果管芯105在高度上增加，则基底110和120之间的间隙将相应增加。由于基底120被堆叠在管芯105之上，因此管芯105的厚度和基底120的厚度是最终PoP叠层高度中的直接因素。相反，由于本文所揭示的第一封装基底具有容纳第二封装管芯的窗口，因此第一封装基底厚度和第二封装基底厚度不再直接组合来影响最终PoP叠层高度。这是相当有利的，因为第二封装管芯不再需要被过度薄化来减少PoP叠层高度。这种管芯薄化导致可靠性问题以及增加制造成本。但是本文所揭示的第二封装管芯被容纳在第一封装基底中的窗口中。第二封装管芯于是能具有比将第一和第二封装基底隔开的间隙更大的厚度。由于第二封装管芯的该高度，该第二封装管芯就有一部分延伸穿过该间隙。所述窗口充当用于容纳第二封装管芯的该部分的手段。第二封装管芯的被容纳的该部分于是对PoP叠层高度不再起作用。而且，如果第二封装管芯高度与将第二封装管芯耦合于第二封装基底的互连的厚度的组合小于或等于第一和第二封装基底之间的间隙与第一封装基底厚度的组合，则第二封装管芯高度将对最终的PoP叠层高度没有影响。以此方式，第二封装管芯可具有强健的厚度以实现可靠性以及降