一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
【背景技术】
[0002]存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30%。多年来，工艺技术的进步和市场需求催生了越来越多高密度的各种类型存储器，如RAM (随机存储器)、SRAM (静态随机存储器)、DRAM (动态随机存储器)和FRAM(铁电存储器)等。其中，闪存存储器即FLASH，由于具有即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程时不需要特殊的高电压；以及成本低、密度大等特点，使其成为非易失性半导体存储技术的主流。其独特的性能使其广泛的运用于各个领域，包括嵌入式系统，如PC及设备、电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储器类产品。
[0003]随着ETOX (Electron Tunneling Oxide:电子隧穿氧化物)或非型闪存(N0RFlash)存储器技术的发展，对于更先进的技术节点而言，提高栅极叠层结构之间的层间介电层填充能力成为目前面临的主要挑战。层间介电层中的空洞会引起漏极接触之间的桥接，因此目前必须采用具有高填充能力的方法，例如，FCVD方法来执行层间介电层的填充。
[0004]因此，急需一种新的制作半导体器件的方法，以解决上述问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括:提供半导体衬底，在所述半导体衬底上形成有多个栅极叠层结构，以及位于所述多个栅极叠层结构之间的在所述半导体衬底中形成的源区和漏区；在所述半导体衬底上形成金属层，以填充所述多个栅极叠层结构之间的间隙；执行平坦化工艺，以使所述金属层和所述栅极叠层结构的顶部齐平；回刻蚀去除部分位于所述漏区上的所述金属层，以露出所述半导体衬底；在所述半导体衬底上形成介电层，以覆盖露出的所述半导体衬底；其中，位于所述漏区上剩余的所述金属层形成彼此隔离的漏极接触。
[0007]示例性地，还包括在形成所述介电层之后执行平坦化工艺，以露出所述栅极叠层结构和所述金属层的步骤。
[0008]示例性地,所述金属层的材料为鹤。
[0009]示例性地，所述栅极叠层结构的两侧还形成有侧墙。
[0010]示例性地，所述栅极叠层结构从下而上依次包括隧穿氧化层、浮栅、栅介电层、控制栅和硬掩膜层。
[0011]示例性地，所述半导体器件为NOR型闪存。
[0012]示例性地，在所述半导体衬底上形成所述金属层之前还包括在所述源区和漏区上形成金属硅化物的步骤。
[0013]示例性地，在所述半导体衬底上形成所述介电层之后不需要对所述介电层进行热处理的步骤。
[0014]综上所述，根据本发明的制作方法在形成的ETOX NOR型闪存存储器中不会产生漏极接触之间的桥接，不需要采用具有高填充能力的填充方法，也不需要采用高温退火处理所述层间介电层，并且本发明的制作方法更能与硅化工艺良好的兼容，最终提高ETOX NOR型闪存存储器的整体性能和良品率。
【附图说明】
[0015]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0016]图1A-1D为一种制作ETOX NOR型闪存器件相关步骤所获得的剖面结构示意图；
[0017]图2A-2D为一种制作ETOX NOR型闪存器件相关步骤所获得的俯视结构示意图；
[0018]图3A-3D为根据本发明一个实施方式制作ETOX NOR型闪存器件的相关步骤所获得的器件的剖面结构示意图；
[0019]图4A-4D为根据本发明一个实施方式制作ETOX NOR型闪存器件的相关步骤所获得的器件的俯视结构示意图；
[0020]图5为根据本发明一个实施方式制作ETOX NOR型闪存器件的工艺流程图。
【具体实施方式】
[0021]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0022]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0023]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0024]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0025]图1A-1D为一种制作ETOX NOR型闪存器件的剖面结构示意图，图2A-2D为对应于图1A-1D的俯视结构示意图。如图1A和2A所示，在半导体衬底100上形成多个栅极叠层结构101，栅极叠层结构101包括位于半导体衬底100上的隧穿氧化层102，以及位于所述隧穿氧化层102上的浮栅103和控制栅104，其中浮栅103和控制栅104通过栅介电层105进行电学隔离，还包括位于所述半导体衬底100上栅极叠层结构101两侧的侧墙106，位于所述多个栅极叠层结构之间的在所述半导体衬底100中形成的源区107和漏区108，还包括位于控制栅104上的硬掩膜层109。
[0026]如图1B和2B所示，在所述半导体衬底100上沉积形成层间介电层110，所述层间介电层110填充栅极叠层结构101之间的空隙，接着，执行平坦化工艺，以去除掉多余的层间介电层110露出栅极叠层结构101。
[0027]如图1C和2C所示，采用光刻工艺刻蚀去除位于源区107上的层间介电层110和去除部分位于漏区108上的层间介电层110以露出所述半导体衬底100，在执行所述刻蚀步骤之后在所述漏区108上形成接触孔111。
[0028]如图1D和2D所不,在所述半导体衬底上形成金属鹤层112,所述金属鹤层112填充所述接触孔111以及覆盖所述源区107，接着，执行平坦化工艺以露出剩余的层间介电层110。
[0029]根据上述方法制作的ETOX NOR型闪存器件结构，很容易发生层间介电层中的空洞引起漏极接触之间的桥接，影响器件的性能和良品率。
[0030]在本发明中为了解决现有技术中存在的缺陷，本发明提出了一种新的制作ETOXNOR型闪存存储器的工艺，通过所述方法以解决现有技术中存在的弊端。
[0031]下面将结合图3A-3D和图4A-4D对本发明所述ETOX NOR型闪存存储器的制造方法进行详细描述，图3A-3D为制作ETOX NOR型闪存器件结构的相关步骤所获得的器件的剖视结构示意图，图4A-4D为对应于图3A-3D的相关步骤的器件的俯视结构示意图。
[0032]如图3A和4A所示，在半导体衬底300上形成多个栅极叠层结构301，栅极叠层结构301从下而上依次包括位于半导体衬底300上的隧穿氧化层302、浮栅303、控制栅304和硬掩膜层305，其中浮栅303和控制栅304通过栅介电层306进行电学隔离，位于所述半导体衬底300上栅极叠层结构301两侧的侧墙307，位于所述多个栅极叠层结构301之间的所述半导体衬底300中的源区308和漏区309。形成上述NOR型闪存器件多个栅极叠层结构的具体工艺步骤如下:
[0033]提供半导体衬底300，半导体衬底可包括任何半导体材料，此半导体材料可包括但不限于:S1、SiC、SiGe、SiGeC、Ge 合金、GeAs、InAs、InP，以及其它III _ V或 II _ VI族化合物半导体。
[0034]在本发明的一具体实施例中，所述半导体衬底为P型半导体衬底，采用硼离子注入工艺和热扩散阱推工艺在所述P型半导体衬底中形成P阱。
[0035]接着，在所述半导体衬底300上形成隧穿氧化层302，隧穿氧化层的材料可以为氧化硅，形成隧穿氧化层的方法为热氧化法，形成的隧穿氧化层的厚度在几十埃左右，在一个示例中，所述隧穿氧化层的厚度为80埃至110埃。
[0036]在所述隧穿氧化层302上形成栅极材料层，栅极材料层可以包括各个材料，所述各个材料包含但不限于:某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极材料层也可以包括掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料)。类似地，也可以采用数种方法中的任何一个形成前述材料。非限制性实例包括化学气相沉积方法和物理气相沉积方法，在本实施例中栅极材料层的材料为多晶硅层。
[0037]刻蚀所述栅极材料层和隧穿氧化层302，以在半导体衬底300上形成浮栅303和位于浮栅303下方的隧穿氧化层302。
[0038]接着，在所述浮栅303上形成栅介电层306，所述栅介电层306可以为ONO介电层。具体的，栅介电层306可以为氧化物-氮化物-氧化物总共三层ONO三明治结构，本领域的技术人员应当理解的是，栅介电层306也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构。可以使用包括但不限于:低压