半导体结构的形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002] 金属氧化物半导体（MOS)晶体管的栅极侧壁上均形成有侧墙，所述侧墙一方面可 以保护栅极，另一方面还可以限定源漏极与栅极之间的距离，避免源漏极内的掺杂离子向 沟道区域扩散深度过大而导致源漏穿通等问题。
[0003] 通常，在形成晶体管的栅极之后，首先在栅极侧壁表面形成侧墙，然后对栅极两侧 的半导体衬底进行轻掺杂离子注入，形成轻掺杂区，以改善晶体管的短沟道效应，后续再对 栅极两侧的半导体衬底进行重掺杂离子注入，形成重掺杂区。所述轻掺杂区和重掺杂区共 同构成晶体管的源漏极。所述侧墙的厚度限定了轻掺杂区与栅极之间的距离，进而限定了 源漏极与栅极之间的距离。可以通过调整所述侧墙的厚度，调整栅极两侧的源漏极之间的 距离，从而调整晶体管的性能，以满足实际电路设计的需求。
[0004] 请参考图1至图3,为现有技术的半导体结构的形成过程的示意图。
[0005] 请参考图1，提供半导体衬底10,所述半导体衬底10包括PMOS区域和NMOS区域， 所述PMOS区域上形成有第二栅极12,所述NMOS区域上形成有第一栅极11。所述第一栅极 11和第二栅极12顶部还可以具有掩膜层13。所述第一栅极11、第二栅极12与半导体衬底 10之间还具有栅介质层（图中未示出）。
[0006] 请参考图2,在所述半导体衬底10、第一栅极11、第二栅极12以及掩膜层13表面 形成侧墙材料层14。
[0007] 请参考图3,刻蚀所述侧墙材料层14,去除位于半导体衬底10表面以及掩膜层13 顶部表面的侧墙材料层，在所述第一栅极11、第二栅极12的侧壁表面形成侧墙15。
[0008] 由于侧墙材料层14覆盖整个PMOS区域和NMOS区域，从而可以同时在NMOS区域 和PMOS区域上形成侧墙15,并且PMOS区域和NMOS区域上的侧墙15的厚度相同。
[0009] 但是随着半导体技术的发展，半导体器件的尺寸逐渐缩小，对晶体管性能的调整 更加困难。需要使NMOS晶体管和PMOS晶体管分别具有不同厚度的侧墙，以调整NMOS晶体 管和PMOS晶体管的沟道长度，以满足器件的性能要求。如何根据需求在不同晶体管上形成 厚度不同的侧墙是一个亟待解决的问题。
【发明内容】
[0010] 本发明解决的问题是提供一种半导体结构的形成方法，可以在不同晶体管上形成 厚度不同的侧墙。
[0011] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬 底，所述半导体衬底包括第一区域和第二区域；在所述半导体衬底第一区域的部分表面形 成第一栅介质层和位于所述第一栅介质层表面的第一栅极，在半导体衬底第二区域的部分 表面形成第二栅介质层和位于所述第二栅介质层表面的第二栅极；形成覆盖所述半导体衬 底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第一介质层；在所述第一介质层 表面形成保护层，所述保护层的材料与第一介质层的材料不同；在所述第二区域上形成掩 膜层，以所述掩膜层为掩膜，去除第一区域上的保护层，暴露出第一区域上的第一介质层表 面；去除所述掩膜层后，以第二区域上的保护层为掩膜，去除位于第一区域上的第一介质 层；去除所述第一区域上的第一介质层之后，在所述第一区域和第二区域上形成第二介质 层；采用无掩膜刻蚀工艺，刻蚀所述第二介质层至半导体衬底表面，在第一栅介质层和第一 栅极侧壁表面形成第一侧墙，在第二栅介质层和第二栅极侧壁表面形成第二侧墙。
[0012] 可选的，还包括：在形成所述第一介质层之前，对所述半导体衬底、第一栅极和第 二栅极表面进行氧化，形成氧化层。
[0013] 可选的，采用热氧化工艺形成所述氧化层，所述氧化层的厚度为I A~10入。
[0014] 可选的，在形成所述第一介质层之前，形成覆盖所述半导体衬底、第一栅介质层、 第一栅极、第二栅介质层和第二栅极的第三介质层。
[0015] 可选的，采用高深宽比沉积工艺形成所述第三介质层。
[0016] 可选的，所述第三介质层的材料与保护层的材料相同。
[0017] 可选的，所述第三介质层的材料为氧化硅。
[0018] 可选的，所述第三介质层的厚度为30 A~40无
[0019] 可选的，还包括：在去除所述第一区域上的第一介质层之后，继续去除所述第一区 域上的第三介质层以及第二区域上的保护层，然后再形成所述第二介质层。
[0020] 可选的，采用湿法刻蚀工艺同时去除第一区域上的第三介质层和第二区域上的保 护层，采用的刻蚀溶液为氢氟酸溶液。
[0021] 可选的，所述第一介质层的材料为氮化硅。
[0022] 可选的，所述第一介质层的厚度为20 A~40 JL
[0023] 可选的，还包括：形成所述保护层之前，采用无掩膜刻蚀工艺刻蚀所述第一介质 层，去除位于半导体衬底表面以及第一栅极、第二栅极顶部的第一介质层，再形成所述保护 层。
[0024] 可选的，采用湿法刻蚀工艺去除第一区域上的第一介质层，采用的刻蚀溶液为热 磷酸溶液。
[0025] 可选的，所述保护层的材料为氧化硅，所述保护层的厚度为30 /\~4() A。
[0026] 可选的，采用湿法刻蚀工艺去除第一区域上的保护层，采用的刻蚀溶液为氢氟酸 溶液。
[0027] 可选的，所述第二介质层的材料为氮化硅。
[0028] 可选的，所述第二介质层的厚度为5〇 A-4〇〇 1。：
[0029] 可选的，所述掩膜层的材料为光刻胶。
[0030] 可选的，还包括：在形成所述第一侧墙和第二侧墙之后，对半导体衬底表面进行氧 化处理。
[0031] 与现有技术相比，本发明的技术方案具有以下优点：
[0032] 本发明的技术方案中，在半导体衬底的第一区域上形成第一栅介质层和第一栅 极、在第二区域上形成第二栅介质层和第二栅极之后，形成覆盖所述半导体衬底、第一栅介 质层、第一栅极、第二栅介质层和第二栅极的第一介质层，再在所述第一介质层表面形成保 护层；去除第一区域上的保护层后，以第二区域上的保护层为掩膜，去除第一区域上的第一 介质层；再在第一区域和第二区域上形成第二介质层，并刻蚀第二介质层至半导体衬底表 面形成第一区域上的第一侧墙和第二侧墙。由于所述第一侧墙为部分第二介质层，而第二 侧墙则包括部分第一介质层、第二介质层和保护层，所以，所述第二侧墙的厚度大于第一侧 墙的厚度。所以，本发明的技术方案可以针对不同的晶体管，同时形成不同厚度的侧墙，以 满足实际电路设计的要求。所述第二侧墙与第一侧墙之间的厚度差可以通过第一介质层或 保护层的厚度作调整，从而可以较为准确的调整所形成的第一侧墙和第二侧墙的厚度。
[0033] 进一步，在形成所述第一介质层之前，还可以对所述半导体衬底、第一栅极和第二 栅极表面进行氧化，形成氧化层。所述氧化层可以修复半导体衬底、第一栅极和第二栅极表 面的缺陷，提高后续形成的第一介质层的沉积质量。
[0034] 进一步，在形成所述第一介质层之前，形成覆盖所述半导体衬底、第一栅介质层、 第一栅极、第二栅介质层和第二栅极的第三介质层。所述第三介质层可以在去除第一区域 上的第一介质层的过程中，保护第一区域半导体衬底的表面不受损伤。
【附图说明】
[0035] 图1至图3是本发明的现有技术的半导体结构的形成过程的结构示意图；
[0036] 图4至图17是本发明的实施例的半导体结构的形成过程的结构示意图。
【具体实施方式】
[0037] 如【背景技术】中所述，现有技术通常同时形成不同晶体管的栅极侧壁表面的侧墙， 使得不同晶体管的栅极侧墙的厚度相同，无法对通过侧墙的厚度对不同晶体管的性能进行 调整。为了能够准确调整不同晶体管的性能，需要针对不同的晶体管，形成不同厚度的侧墙 以满足器件设计的要求。例如，由于PMOS晶体管的源漏极的掺杂离子的扩散速率大于NMOS 晶体管的源漏极的掺杂离子的扩散速率，所以，为了避免PMOS晶体管的源漏极发生穿通， 需要使PMOS晶体管