一种nand闪存器件以及制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种NAND闪存器件以及制备方法、电子装置。
【背景技术】
[0002]随着对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的更多关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经尝试过通过改变有源区的平面布置或改变单元布局来减小单元面积。
[0003]NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到了广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。
[0004]随着技术的不断发展，现有技术中先进的NAND工艺为了提高器件的击穿电压，通常在所述NAND中选用高压氧化物层作为NAND浮栅中的介质层，所述高压氧化物层的厚度比低压氧化物层的厚度要大6倍，甚至更多，现有技术中所述NAND的结构如图1所示，在制备过程中首先提供半导体衬底101，在所述半导体衬底101上形成高压氧化物层102以及低压氧化物层105，然后在所述高压氧化物层102以及低压氧化物层105上进一步形成浮栅103，最后在所述浮栅103上形成栅极介电层104，然后执行平坦化。
[0005]如上所述，由于所述高压氧化物层102的厚度比低压氧化物层105的厚度要大6倍，从而造成在所述半导体衬底101上形成所述氧化物层之后造成一定的高度差，最后在形成浅沟槽的平坦化过程中由于所述高度差，造成在所述低压氧化物上方的氧化物残留。
[0006]因此，需要对现有技术中所述NAND的制备方法做进一步的改进，以便消除所述弊端。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]本发明为了解决现有技术中存在的问题，提供了一种NAND闪存器件的制备方法，包括:
[0009]提供半导体衬底，在所述半导体衬底上形成有覆盖低压器件区域的图案化的掩膜层，以露出所述半导体衬底的高压器件区域；
[0010]以所述掩膜层为掩膜，蚀刻高压器件区域的半导体衬底至预定高度；
[0011]在高压器件区域的半导体衬底上沉积高压氧化物层；
[0012]去除所述掩膜层，以露出所述半导体衬底的低压器件区域；
[0013]在所述半导体衬底的低压器件区域上沉积低压氧化物层，以与所述高压氧化物层具有相同的高度。
[0014]作为优选，所述掩膜层为依次沉积的衬垫氧化物层和氮化物层。
[0015]作为优选，所述氮化物层的材料选用SiN。
[0016]作为优选，在沉积所述低压氧化物层之前还进一步包括执行预清洗的步骤。
[0017]作为优选，蚀刻所述高压器件区域的半导体衬底，以去除100-200埃的厚度。
[0018]作为优选，沉积高压氧化物层至所述掩膜层顶部以下和底部以上。
[0019]作为优选，所述方法还进一步包括在所述高压氧化物层和所述低压氧化物层上形成浮栅结构的步骤。
[0020]本发明还提供了一种通过上述方法制备得到的NAND闪存器件。
[0021]本发明还提供了一种电子装置，包括通过本发明所述方法制备得到的NAND闪存器件。
[0022]本发明为了解决现有技术中存在的问题，提供了一种NAND闪存器件的制备方法，所述方法中沉积高压氧化物和低压氧化物之前，首先在要形成高压氧化物层的区域执行蚀刻步骤，去除部分所述衬底，以减小所述高压氧化物和低压氧化物的表面台阶高度(surface step height)。
[0023]本发明所述制备方法的优点在于通过所述方法使所述高压氧化物和低压氧化物具有相同的高度，其表面更加平整，更加有利于后续工艺的实施，例如后续实施的浅沟槽隔离CMP(STI CMP)以及存储单元刻蚀工艺(Cell Open process,COPEN)等,具体地,可以减小所述高压氧化物和低压氧化物的表面台阶高度(surface step height),以在STI CMP中使保留的所述氧化物和所述氮化物层相平衡，同时在COPEN工艺过程中保证所述氧化物和所述氮化物层更加容易去除。
【附图说明】
[0024]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0025]图1为现有技术中NAND闪存器件的剖面示意图；
[0026]图2为本发明一【具体实施方式】中NAND闪存器件的剖面示意图；
[0027]图3a_3e为本发明一实施方式中NAND闪存器件的制备过程示意图；
[0028]图4为本发明一【具体实施方式】中NAND闪存器件的制备工艺流程图。
【具体实施方式】
[0029]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0030]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0031]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0032]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0033]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0034]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0035]实施例1
[0036]下面结合附图3a_3e对本发明所述NAND闪存器件的制备方法做进一步的说明。
[0037]首先，执行步骤301，提供半导体衬底301，并在所述半导体衬底301上形成掩膜层。
[0038]具体地，如图3a所示，所述半导体衬底301可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
[0039]在该实施例中，所述半导体衬底301的材料优选为硅。
[0040]然后在所述半导体衬底上形成掩膜层，作为优选，在所述半导体衬底301上形成衬垫氧化物层302和氮化物层303。
[0041]其中，所述衬垫氧化物层302为绝缘层，其厚度为10-50埃，但并不局限于该数值范围，所述衬垫氧化物层302可以由硬脂酸四乙氧基硅烷(SATEOS)或者四乙氧基硅烷(TEOS)或者二氧化硅(S12)等材料构成，但是并不局限于所述材料。
[0042]所述氮化物层303的材料优选为SiN，其厚度可以为10-100埃，但并不局限于该数值范围。
[0043]执行步骤302，图案化所述掩膜层，以露出所述半导体衬底301的高压器件区域。
[0044]具体地，在该步骤中首先在所述掩膜层上形成有机分布层(Organicdistribut1n layer, 0DL),含娃的底部抗反射涂层(S1-BARC),在所述含娃的底部抗反射涂层(S1-BARC)上沉积图案化了的光刻胶层，或在所述掩膜层上仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成的图形，然后以所述光刻胶层为掩膜蚀刻掩膜层或以所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻掩膜层。