半导体器件及其制作方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体地，涉及一种半导体器件及其制作方法。
【背景技术】
[0002] 在半导体器件的某些特殊应用需求，半导体器件的顶层一般设置有反射层，例如 LED的反射面。反射层一般为具有高反射率的金属材料，例如Ag、Al。一般来说，在形成反 射层时，反射层会形成在整个半导体器件表面。然而，当半导体器件的表面具有布线金属 层时，反射层也不可避免地形成在布线金属层上，这样会导致反射层将布线金属层电连接。 因此，一般需要将布线金属层上的反射层（对应于焊垫上的反射层）与反射层的其他部分 (对应于焊垫外的反射层）断开。然而，对于一些重金属材料（例如Ag)而言，不适合用传 统的光刻和刻蚀的方法进行图形转移。
[0003] 因此，有必要提出一种半导体器件及其制作方法，以解决现有技术中存在的问题。
【发明内容】
[0004] 为了解决现有技术中存在的问题，根据本发明的一个方面，提供一种半导体器件 的制作方法。所述方法包括：a)提供半导体衬底，所述半导体衬底上形成有布线金属层， 所述布线金属层上形成有介电层，所述介电层包括依次形成的第一介电层、第二介电层和 第三介电层，其中所述第二介电层的材料不同于所述第一介电层和所述第三介电层；b)依 次对所述第三介电层、所述第二介电层和所述第一介电层进行图案化，以形成第一凹槽；c) 采用湿法刻蚀从所述第一凹槽向两侧对所述第二介电层进行刻蚀，以在所述第一介电层和 所述第三介电层之间形成横向槽，并使所述第一凹槽暴露所述布线金属层；以及d)在所述 布线金属层以及所述第三介电层上形成反射层，且所述布线金属层上的反射层与所述第三 介电层上的反射层断开。
[0005] 优选地，所述a)步骤中，所述介电层的形成方法包括：在所述布线金属层上形成 所述第一介电层；对所述第一介电层进行图案化，以形成暴露所述布线金属层的第二凹槽， 其中所述第二凹槽位于所述第一凹槽的周围；在所述第二凹槽内和所述第一介电层上形成 所述第二介电层；以及在所述第二介电层上形成所述第三介电层。
[0006] 优选地，所述湿法刻蚀还包括去除所述第二凹槽内的所述第二介电层的至少一部 分。
[0007] 优选地，所述方法在形成所述第二凹槽后且形成所述第二介电层之前，还包括在 所述第二凹槽内和所述第一介电层上形成刻蚀停止层。
[0008] 优选地，所述第一介电层和所述第三介电层的材料为正硅酸乙酯，所述第二介电 层的材料为硼磷娃玻璃。
[0009] 优选地，所述湿法刻蚀的刻蚀剂为氢氟酸。
[0010] 优选地，在所述b)步骤中，所述第一凹槽内剩余预定厚度的所述第一介电层。
[0011] 优选地，在所述第三介电层和所述反射层之间形成有钝化层。
[0012] 优选地，所述反射层的材料为Ag。
[0013] 根据本发明的另一个方面，提供一种半导体器件。所述半导体器件采用上述任一 种方法制备。
[0014] 根据本发明的半导体器件的制作方法在第一介电层和第三介电层之间形成横向 槽，从而能够使得布线金属层上的反射层（对应于焊垫上的反射层）与第三介电层上的反 射层（对应于焊垫外的反射层）断开。且该方法不需要金属层次版定义，简化工艺，提高特 殊广品性能。
[0015] 在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0016] 以下结合附图，详细说明本发明的优点和特征。
【附图说明】
[0017] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。在附图中，
[0018] 图1是根据本发明的一个实施例的半导体器件的制作方法的流程图；
[0019] 图2A-2G是根据图1所示的流程图制作半导体器件的过程中获得的半导体器件的 结构示意图；
[0020] 图3是根据本发明的另一个实施例的半导体器件的制作方法的流程图；以及
[0021] 图4A-4J是根据图3所示的流程图制作半导体器件的过程中获得的半导体器件的 结构示意图。
【具体实施方式】
[0022] 接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但 是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供 这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在 附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相 同的元件。
[0023] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。
[0024] 根据本发明的一个方面，提供一种半导体器件的制作方法。图1中示出了根据本 发明的一个实施例的一种半导体器件的制作方法的流程图，图2A-2G示出了根据图1中 所示的方法制作半导体器件的过程中形成的半导体器件的剖视图，下面将结合图1和图 2A-2G详细描述本方法。
[0025] 步骤SllO :提供半导体衬底210,半导体衬底210上形成有布线金属层220,布线 金属层220上形成有介电层，介电层包括依次形成的第一介电层231、第二介电层232和第 三介电层233,其中第二介电层232的材料不同于第一介电层231和第三介电层233。
[0026] 如图2A所示，提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上 硅（SOI)、绝缘体上层叠硅（SSOI)、绝缘体上层叠锗化硅（S-SiGeOI)、绝缘体上锗化硅 (SiGeOI)以及绝缘体上锗（GeOI)中的至少一种。半导体衬底210中可以形成有用于隔离 有源区的浅沟槽隔离（STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃 和/或其他现有的低介电材料形成。当然，半导体衬底210中还可以形成有掺杂阱（未示 出）等等。为了图示简洁，在这里仅用方框示意出来。
[0027] 半导体衬底210上形成有布线金属层220。如图2B所示，在半导体衬底210上形 成布线金属层220。布线金属层220可以通过现有的光刻和刻蚀技术形成在半导体衬底210 之上的、具有金属互连图案的金属层。布线金属层220的材料可以是Cu、Al、Au、Pt、Cr、Mo、 W、Mg、Be、Zn、PcU CcU Hg、Si、Zr、Ti和Sn中的一种或多种。此外，布线金属层220可以为 一层或多层结构。为了简洁，这里也同样仅用方框示意出来。
[0028] 如图2C所示，在布线金属层220上形成介电层。介电层包括依次形成的第一介电 层231、第二介电层232和第三介电层233。其中第二介电层232的材料不同于第一介电层 231和第三介电层233。作为TK例，在根据本发明的一个实施例中，第一介电层231和第三介 电层233的材料可以相同，例如，第一介电层231和第三介电层233可以均为正娃酸乙酯， 而第二介电层232的材料可以为硼磷硅玻璃。当用特定的刻蚀剂，例如氢氟酸对介电层进 行刻蚀时，由于特定的刻蚀剂对上述两种材料的刻蚀速率不同，例如可以对第二介电层232 刻蚀较多，而对第一介电层231和第三介电层233刻蚀很少或基本不刻蚀，因此在第二介电 层232中可以形成下文将要提到的横向槽260 (图2F)。
[0029] 第一介电层231、第二介电层232以及第三介电层233的厚度可以根据实际情况 确定。作为示例，在根据本发明的一个实施例中，第一介电层的231厚度可以为18K1 (千 埃），第二介电层232的厚度可以为3KA，第三介电层233的厚度可以为10KA。当然，本发 明无欲对介电层的厚度进行限制，其可以根据实际情况合理地选择。
[0030] 一般来说，在半导体器件中，