。当然在具体实施时，也可以采用其它方式形成有源层的图形，在此不作限定。
[0069]在具体实施时，在本发明实施例提供的上述制备方法中，源电极和漏电极的图形可以是采用一次构图工艺同时形成，也可以分别形成，在此不作限定。
[0070]较佳地，在本发明实施例提供的上述制备方法中，采用一次构图工艺同时形成源电极和漏电极的图形。
[0071]进一步地，在本发明实施例提供的上述制备方法中，在形成有源层的图形之后，形成第一初始欧姆接触成层和第二初始欧姆接触成层的图形之前，还包括对有源层进行离子注入，以提高薄膜晶体管的性能，在此不作限定。
[0072]下面通过一个具体的实施例说明本发明实施例提供的上述薄膜晶体管的制备方法。具体包括以下步骤:
[0073](1)在衬底基板01上形成有源层02的图形，如图4a所示；
[0074]其中，有源层02的材料为多晶硅。
[0075](2)对有源层02进行离子注入，如图4b所示；
[0076](3)通过一次构图工艺在有源层02上形成同层且相对设置的第一初始欧姆接触层03和第二初始欧姆接触层04的图形，如图4c所示；
[0077]其中，第一初始欧姆接触层03和第二初始欧姆接触层04的材料均为金属氧化物或金属氮氧化物。
[0078]较佳地，在具体实施时，金属氧化物或金属氮氧化物中至少包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种。
[0079](4)形成覆盖第一初始欧姆接触层03、第二初始欧姆接触层04以及有源层02的栅极绝缘层05，如图4d所示；
[0080](5)在栅极绝缘层05上形成栅电极06的图形，如图4e所示；
[0081 ] 较佳地，栅电极的材料为铜。
[0082](6)形成覆盖栅电极06的层间介质层07，如图4f所示；
[0083](7)形成贯穿栅极绝缘层和层间介质层的第一接触孔VI和第二接触孔V2，如图4g所示；
[0084](8)形成源电极08和漏电极09的图形，其中源电极08通过第一接触孔VI与第一初始欧姆接触层03电连接，漏电极09通过第二接触孔V2与第二初始欧姆接触层04电连接，如图4h所示；
[0085]其中源电极08和漏电极09的材料为铜、铜合金或者其它包含有铜的材料。
[0086](9)对上述衬底基板01进行快速热退火处理，使源电极08中的铜原子扩散至第一初始欧姆接触层03中形成第一目标欧姆接触层10，使漏电极09中的铜原子扩散至第二初始欧姆接触层04中形成第二目标欧姆接触层11，如图4i所示。
[0087]通过上述步骤⑴至(9)形成薄膜晶体管，其中步骤⑴、(3)、(5)、(7)和⑶均需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
[0088]基于同一发明构思，本发明实施例还提供了一种薄膜晶体管，如图5所示，包括衬底基板01，位于衬底基板01上方的栅电极06、与栅电极06相互绝缘的有源层02，以及位于有源层02上方且与有源层02电连接的源电极08和漏电极09 ;其中，有源层02的材料为多晶娃；薄膜晶体管还包括:
[0089]分别位于源电极08与有源层02之间的第一欧姆接触层12和位于漏电极09与有源层02之间的第二欧姆接触层13，且源电极08通过第一欧姆接触层12与有源层02电连接，漏电极09通过第二欧姆接触层13与有源层02电连接；
[0090]源电极08和漏电极09的材料均至少包含有铜，第一欧姆接触层12的材料和第二欧姆接触层13的材料分别由源电极08中的铜原子和漏电极09中的铜原子扩散至金属氧化物或金属氮氧化物后形成。
[0091]本发明实施例提供的上述薄膜晶体管，由于源电极和漏电极的材料均为铜，且在源电极与有源层之间还设置有第一欧姆接触层，第一欧姆接触层的材料由源电极中的铜原子扩散至金属氧化物或金属氮氧化物后形成；在漏电极与有源层之间还设置有第二欧姆接触层，第二欧姆接触层的材料由漏电极中的铜原子扩散至金属氧化物或金属氮氧化物后形成。而参杂有铜原子的金属氧化物或金属氮氧化物具有较好的导电性，因此与现有技术相比由于在源电极和漏电极与有源层之间分别设置有具有较好导电性的第一欧姆接触层和第二欧姆接触层，因此可以使源电极和漏电极分别与有源层之间具有较好的欧姆接触，从而提高薄膜晶体管的性能。
[0092]需要说明的是，本发明实施例提供的上述薄膜晶体管中的第一欧姆接触层对应上述制备方法中的第一目标欧姆接触层，第二欧姆接触层对应上述制备方法中的第二欧姆接触层。
[0093]本发明实施例提供的上述薄膜晶体管可以为顶栅型结构，也可以为底栅型结构，在此不作限定。
[0094]较佳地，本发明实施例提供的上述薄膜晶体管为顶栅型结构，即栅电极位于有源层的上方。这是由于有源层的材料为多晶硅，而多晶硅的制备一般需要高温，而高温会对位于其下方的膜层造成影响。
[0095]因此，在本发明实施例提供的上述薄膜晶体管中，如图5所示，栅电极06位于第一欧姆接触层12和第二欧姆接触层13的上方。
[0096]进一步地，当本发明实施例提供的上述薄膜晶体管为顶栅型结构时，源电极和漏电极可以位于栅电极的上方，也可以位于栅电极的下方，只要保证栅电极与源电极和漏电极均绝缘即可，在此不作限定。
[0097]在具体实施时，当上述薄膜晶体管应用于显示面板时，薄膜晶体管的漏极一般需要与位于其上方的像素电极电连接。因此，较佳地，如图5所示，源电极08和漏电极09均位于栅电极06的上方。
[0098]进一步地，在本发明实施例提供的上述薄膜晶体管中，如图5所示，还包括:位于第一欧姆接触层12和第二欧姆接触层13与栅电极06之间的栅极绝缘层05。
[0099]进一步地，在本发明实施例提供的上述薄膜晶体管中，如图5所示，还包括:位于源电极08和漏电极09与栅电极06之间的层间介质层07 ；
[0100]源电极08通过贯穿栅极绝缘层05和层间介质层07的第一接触孔VI与第一欧姆接触层12电连接，漏电极09通过贯穿栅极绝缘层05和层间介质层07的第二接触孔V2与第二欧姆接触层13电连接。
[0101]进一步地，在本发明实施例提供的上述薄膜晶体管中，所述金属氧化物或金属氮氧化物中至少包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种，在此不作限定。
[0102]进一步地，在本发明实施例提供的上述薄膜晶体管中，源电极和漏电极的材料为铜、铜合金或者其它包含有铜的材料，在此不作限定。
[0103]进一步地，在本发明实施例提供的上述薄膜晶体管中，栅电极的材料为铜。这是因为铜的电阻率$父小，可以进一步提尚薄I旲晶体管的性能。
[0104]基于同一发明构思，本发明实施例还提供了一种阵列基板，如图6所示，包括本发明实施例提供的上述任一种的薄膜晶体管100。由于该阵列基板解决问题的原理与前述一种薄膜晶体管相似，因此该阵列基板的实施可以参见前述薄膜晶体管的实施，重复之处不再赘述。
[0105]进一步地，在本发明实施例提供的上述阵列基板中，如图如图6所示，还包括:依次位于薄膜晶体管100上方的平坦化层101和像素电极102 ;其中，
[0106]像素电极102通过过孔与薄膜晶体管100中的漏电极09电性相连。
[0107]具体地，本发明实施例提供的上述阵列基板可以应用于液晶