发光二极管外延片及其制作方法
【技术领域】
[0001]本申请涉及发光二极管外延片及其制作方法，更具体地，涉及一种提升反向电压的发光二极管的外延片及其制作方法。
【背景技术】
[0002]发光二极管(Light?Emitting D1de，简称LED)是一种将电能转化为光能的半导体电子器件。当电流流过时，电子与空穴在其内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源，具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点，正在被迅速广泛地得到应用。
[0003]通常使用氮化镓系材料来制作LED，也称作GaN基LED。近年来，GaN基LED的研究不断深入，其在发光强度、白光光效、散热等方面都有了显著改善，GaN基LED的商业化水平不断提高，应用范围不断扩大。但寿命和可靠性仍然是限制其发展的瓶颈，LED的失效可以分为本质失效和从属失效。本质失效主要是指芯片本身引起的失效；从属失效主要包括封装材料、封装工艺、封装结构等因素引起的失效。LED的制作要依次经过外延工艺、管芯工艺、封装工艺等主要环节，每一个环节都可能对器件可靠性产生影响。从属失效影响因素较多，相对而言，芯片本质可靠性是芯片制造厂家和封装器件客户关注的重点。LED的反向击穿电压是反映器件性能的重要指标，该参数一定程度上反映器件可靠性的优劣。由于二极管具有反向截止的特性，当加较小的反偏电压时，反向电流的值很小，继续加大反偏电压超过某一值时，反向电流剧增，该电压值称为反向击穿电压。人们可以通过LED反向击穿电压的大小快速评判器件的可靠性。
[0004]然而，现有技术制备的GaN基LED外延片的反向电压偏低，无法有效满足客户、企业的需求，因此，本发明提供一种新的发光二极管外延片及其制作方法以解决上述问题。
【发明内容】
[0005]本申请的发光二极管外延片，其特征在于，包括:低温缓冲层GaN ;不掺杂GaN层，位于所述低温缓冲层GaN之上；uAl超晶格层，位于所述不掺杂GaN层之上；N型GaN层，位于所述uAl超晶格层之上；第一势皇层，位于所述N型GaN层之上；浅量子阱层，位于所述第一势皇层之上；多量子阱层，位于所述浅量子阱层之上；电子阻挡层，位于所述多量子阱层之上；掺Mg的P型GaN层，位于所述电子阻挡层之上，以及CTL层，位于所述掺Mg的P型GaN层之上。
[0006]优选地，所述uAl超晶格层为循环的AlGaN/GaN超晶格层。
[0007]优选地，所述循环的AlGaN/GaN超晶格层的循环数为4?10。
[0008]优选地，所述uAl超晶格层的厚度为2.0?10.0nm。
[0009]优选地，所述uAl超晶格层是在温度为1050?1220°C，反应室压力为100?200mbar的条件下生成的。
[0010]本申请的发光二极管的外延片制作方法，其特征在于，包括:生长低温缓冲层GaN ;在所述低温缓冲层GaN之上，生长不惨杂GaN层；在所述不惨杂GaN层之t，生成uAl超晶格层；在所述uAl超晶格层之上，生成N型GaN层；在所述N型GaN层之上，生成第一势皇层；在所述第一势皇层之上，生成浅量子阱层；在所述浅量子阱层之上，生成多量子阱层；在所述多量子阱层之上，生成电子阻挡层；在所述电子阻挡层之上，生成掺Mg的P型GaN层，以及在所述掺Mg的P型GaN层之上，生成CTL层。
[0011]优选地，所述uAl超晶格层为循环的AlGaN/GaN超晶格层。
[0012]优选地，所述循环的AlGaN/GaN超晶格层的循环数为4?10。
[0013]优选地，所述uAl超晶格层的厚度为2.0?10.0nm。
[0014]优选地，在温度为1050?1220°C，反应室压力为100?200mbar的条件下生成所述uAl超晶格层。
[0015]本发明提出的发光二极管外延片及其制作方法与现有的发光二极管外延片及其制作方法相比，通过增加uAl超晶格层结构，能显著提高反向电压。
【附图说明】
[0016]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0017]图1为现有的LED芯片的外延片制作方法的流程示意图；
[0018]图2为利用图1现有的LED M0CVD外延片制作方法生产出的LED外延片结构示意图；
[0019]图3为依据本发明一实施例的LED外延片制作方法的流程示意图；
[0020]图4为利用本发明的LED M0CVD外延片制作方法生产出的LED外延片结构示意图；
[0021]图5为本发明优选实施例和对比实施例的LED芯片的反向电压的对比示意图；
[0022]图6为本发明优选实施例和对比实施例的LED芯片的Lop的对比示意图；
[0023]图7为本发明优选实施例和对比实施例的LED芯片的Vfl的对比示意图；
[0024]图8为本发明优选实施例和对比实施例的LED芯片的ESD的对比示意图。
【具体实施方式】
[0025]如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
[0026]图1为现有的LED芯片的外延片制作方法的流程示意图，具体生长方式如下述步骤。
[0027]步骤101，处理衬底。
[0028]可在1000-1250°C的氢气气氛下，对衬底进行高温退火，清洁衬底表面，然后进行氮化处理。在本发明的实施例中，衬底是适合GaN及其半导体外延材料生长的材料，如蓝宝石、SiC、单晶Si等。
[0029]步骤102，生长低温缓冲层GaN。
[0030]可降温至520?620 °C，反应室压力控制在450?650mbar，在衬底上生长厚度为20?35nm的低温缓冲层GaN。
[0031]步骤103，生长不掺杂GaN层。
[0032]可升高温度到1100?1270°C，反应室压力控制在300?700mbar，持续生长厚度为1.0?2.8 μπι的不掺杂GaN层。
[0033]步骤104，生长N型GaN层。
[0034]将温度控制在1100?1270°C之间，反应室压力控制在100?300mbar，生长厚度为 1.0 ?2.0 μ?? 的 N 型 GaN ο
[0035]步骤105，生长第一势皇层。
[0036]可降温至680?780°C，反应室压力控制在150?650mbar，生长厚度为45?75nm
的第一势皇层。
[0037]步骤106，生长浅量子阱层。
[0038]将温度控制在700?750°C之间，反应室压力控制在150?650mbar，生长由2?6个循环的InGaN/GaN浅量子阱，其中阱厚3?6nm。
[0039]步骤107，生长发光多量子阱层。
[0040]将温度控制在700?800°C之间，生长8?20个循环的发光多量子阱层，阱厚0.7 ?2.5nm，皇厚 1.5 ?3.5nm。
[0041]步骤108、生长电子阻挡层。
[0042]将温度控制在850?950°C之间，反应室压力控制在100?350mbar，生长厚度为3?15nm的电子阻挡层。其中所述电子阻挡层为In、A1组分掺杂的P型AlInGaN层。
[0043]步骤109、生长掺Mg的P型GaN层。
[0044]将温度控制在1020?1120°C之间，反应室压力控制在400?700mbar，再生长厚度为25?65nm的掺Mg的P型GaN层，其中以N2作为载气生长掺Mg的P型GaN层。
[0045]步骤110，生长CTL层。
[0046]可降温至550?700°C，反应室压力控制在200?500mbar，生长厚度为1.5?5nm的CTL层，其中所述CTL层为掺In的P型InGaN电极接触层。
[0047]步骤111，冷却。
[0048]外延片制作结束后，降低温度到500?650°C，在纯氮气气氛下退火5?45分钟，
再降至室温。
[0049]图2为利用图1现有的LED M0CVD外延片制作方法生产出的LED外延片结构示意图。如图2所示，201为蓝宝石衬底，也称基板；202为依据上述步骤102生长的低温缓冲层GaN ；203为依据上述步骤103生长的不掺杂GaN ；204为依据上述步骤104生长的η型GaN层；205为依据上述步骤105生长的第一势皇层；206为依据上述步骤106生长的浅量子阱层；207为依据上述步骤107生长的多量子阱层；208为依据上述步骤108生长的电子阻挡层；209为依据上述步骤109生长的Mg掺杂P型层；210为依据上述步骤110生长的CTL层。
[0050]在上述现有的LED M0CVD外延片及其制作方法中，反向电压偏低，无法有效满足客户、企业的需求。
[0051]图3为依据本发明一实施例的LED外延片制作方法的流程示意图。在本发明的一实施例中，运用金属有机化合物化学气相沉积(M0CVD)方法来生长GaN基LED外延片，具体生长方式如下述步骤。
[0052]步骤301，处理衬底。
[0053]可在1000-1250°C的氢气气氛下，对衬底进行高温退