，由于气体残留物或副产物通过含石英元件218的排气导致的工艺室200的内部条件的改变。
[0057]图3示出了根据一个或多个实施例的用于操作工艺室的方法300。方法300可以包括:对设置在工艺室的腔内的排气元件的表面进行处理(在步骤302中)；将含硅第一阻挡层用作处理的表面的内衬(在步骤304中)；将含硼第二阻挡层用作含硅第一阻挡层的内衬(在步骤306中)；将衬底引入具有含硅第一阻挡层和含硼第二阻挡层的工艺室内(在步骤308中);使处理气体流入具有衬底的工艺室内(在步骤310中);以及使用处理气体处理衬底(在步骤312中)。
[0058]图4A至图4D示出了根据一个或多个实施例的说明图3中所示的方法300的一些工艺步骤的工艺流程。图4A示出了形成在含石英元件218上的含硅第一阻挡层220和含硼第二阻挡层222。例如，图4A中示出的布置可以通过图2A至图2F中示出的工艺流程实现。
[0059]如图4B所不，可以将衬底400 (例如，晶圆)引入具有含娃第一阻挡层220和含硼第二阻挡层222的工艺室200内。衬底400可以放置在ESC206上，并且可以通过衬底400上的由ESC206施加的静电力保持在适当的位置处。衬底400可以包括多晶硅层、金属层、介电层和半导体层中的至少一个以用于工艺室200内的处理。
[0060]如图4C所示，处理气体E2通过入口 209流入工艺室200内。使处理气体E2流入工艺室200内足够量的时间，以均匀地填充工艺室200。例如，处理气体E2流入工艺室200的持续时间可以为从约25秒至约30秒。这可以是用于在工艺室200内也建立均匀的处理气体压力的足够量的时间。
[0061]在一个实施例中，例如，处理气体E2可以包括或可以是用于蚀刻工艺的蚀刻剂气体。在另一实施例中，例如，处理气体E2可以包括或可以是用于沉积工艺的源气体。在又另一个实施例中，处理气体E2可以包括或可以是用于另一半导体制造工艺的气体。以下说明书在蚀刻工艺的具体环境中描述了处理气体E2。然而，这仅仅是为了说明的目的，并且不旨在限制本发明。
[0062]如图4D所示，例如，处理气体E2通过由第一 RF电源204对电极202施加的电压可以生成蚀刻等离子体PL3。电压可以在从约5伏到约15伏的范围内，例如，约10伏，但是也可以是其他电压。蚀刻等离子体PL3用于蚀刻衬底400。例如，可以通过蚀刻等离子体PL3蚀刻衬底400的多晶硅层、金属层、介电层和半导体层中的至少一个。
[0063]第一阻挡层220和第二阻挡层222抑制、防止或大幅减少气体残留物或副产物通过含石英元件218在工艺室200的腔200d内的释放或排气。这又可以导致工艺室200内的一致的内部条件，因此，这可以导致，例如，对于施加至可与衬底400相同的其他衬底的相同蚀刻工艺的一致的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓和金属栅极电阻。这还导致可制造的相同的半导体器件上的更好的均匀性、产量和性能。此外，例如，可以通过光学发射光谱(0ES)或原子发射光谱(AES)容易地检测第二阻挡层222和/或第一阻挡层220的任何劣化。因此，在早期阶段，0ES或AES信号可以用来表明工艺室200的内部条件是否已经改变，例如，由于气体残留物或副产物通过含石英元件218的排气导致的工艺室200的内部条件的改变。
[0064]根据本文中呈现的各个实施例，可以提供一种制备用于处理衬底的工艺室的方法，该方法可以包括:在设置在工艺室的腔内的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。
[0065]根据本文中呈现的各个实施例，可以提供一种制备用于处理衬底的工艺室的方法，该方法可以包括:对设置在工艺室的腔内的含石英元件的表面进行处理以形成处理的表面；在含石英元件的处理的表面上方形成含硅第一阻挡层；以及在含硅第一阻挡层上方形成含硼第二阻挡层。
[0066]根据本文中呈现的各个实施例，可以提供一种操作工艺室的方法，该方法可以包括:对设置在工艺室的腔内的元件的表面进行处理以形成处理的表面；将含硅第一阻挡层用作处理的表面的内衬；将含硼第二阻挡层用作含硅第一阻挡层的内衬；将衬底引入具有含硅第一阻挡层和含硼第二阻挡层的工艺室内；使处理气体流入具有衬底的工艺室内；以及使用处理气体处理衬底。
[0067]上面概述了若干实施例的特征，使得本领域的普通技术人员可以更好地理解本发明的各个方面。本领域的普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或更改用于达到与这里所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域的普通技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1.一种制备用于处理衬底的工艺室的方法，所述方法包括: 在所述工艺室的腔内设置的元件上方形成第一阻挡层，所述元件包括排气材料；以及 在所述工艺室内，在所述第一阻挡层上方形成第二阻挡层。2.根据权利要求1所述的方法，其中，所述第一阻挡层包括硅，并且其中，形成所述第一阻挡层包括: 使含硅第一工艺气体流入所述工艺室内；以及 通过对所述工艺室的电极施加第一射频功率来由所述含硅第一工艺气体生成第一等离子体。3.根据权利要求2所述的方法，其中，所述含硅第一工艺气体包括第一含硅气体、惰性气体和含氧气体的气体混合物。4.根据权利要求2所述的方法，其中，所述工艺室内的所述含硅第一工艺气体的压力在从约20毫托至约30毫托的范围内。5.根据权利要求1所述的方法，其中，所述第二阻挡层包括硼，并且其中，形成所述第二阻挡层包括: 使含硼第二工艺气体流入所述工艺室内；以及 通过对所述工艺室的电极施加第二射频功率来由所述含硼第二工艺气体生成第二等离子体。6.根据权利要求5所述的方法，其中，所述含硼第二工艺气体包括含硼气体和含卤素气体的气体混合物。7.根据权利要求6所述的方法，其中，所述气体混合物还包括含氧气体或含氮气体。8.根据权利要求5所述的方法，其中，所述工艺室内的所述含硼第二工艺气体的压力在从约2毫托至约10毫托的范围内。9.一种制备用于处理衬底的工艺室的方法，所述方法包括: 对在所述工艺室的腔内设置的含石英元件的表面进行处理以形成所述含石英元件的处理的表面； 在所述含石英元件的处理的表面上方形成含硅第一阻挡层；以及 在所述含硅第一阻挡层上方形成含硼第二阻挡层。10.一种操作工艺室的方法，所述方法包括: 对在所述工艺室的腔内设置的排气元件的表面进行处理以形成处理的表面； 将含硅第一阻挡层用作所述处理的表面的内衬； 将含硼第二阻挡层用作所述含硅第一阻挡层的内衬； 将衬底引入具有所述含硅第一阻挡层和所述含硼第二阻挡层的所述工艺室内； 使处理气体流入具有所述衬底的所述工艺室内；以及 使用处理气体处理所述衬底。
【专利摘要】本发明公开了工艺室以及制备和操作工艺室的方法。在一些实施例中，制备用于处理衬底的工艺室的方法包括：在工艺室的腔内设置的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。本发明还涉及工艺室、制备工艺室的方法和操作工艺室的方法。
【IPC分类】H01L21/02, H01L21/67
【公开号】CN105304465
【申请号】CN201410406169
【发明人】林毓超, 张铭庆, 黄渊圣, 陈瑞铭, 陈昭成
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年2月3日
【申请日】2014年8月18日
【公告号】US20150357164