二掺杂区223为第二导电类型(如N导电类型)的重掺杂区域，其掺杂浓度比第一阱区202的掺杂浓度要大。
[0020]参见图2和图3，在第一阱区202和第二阱区203各自位于第一掺杂区221、第二掺杂区223之间的区域202a、203a之上设置有一个栅极结构，堆叠式的栅极结构包括一个栅极氧化层231和位于栅极氧化层231上方的多晶硅栅极232。一旦当有电压施加在栅极结构中的多晶硅栅极232上时候，便能够有效在源极221和漏极223之间建立适当的电流通道，与图1不同的是，N型的第一阱区202位于第一掺杂区221、第二掺杂区223之间的区域202a实质上可以视为等效于N型的第一掺杂区(Source) 221的延伸部分，因为它们的导电类型相同，但是第一阱区202位于栅极正下方的区域202a不是真正的沟道区，反而是第二阱区203位于第一掺杂区221、第二掺杂区(Drain) 223之间的区域203a是真实的沟道区，在图2中，第二阱区203的区域203a交叠在栅极结构之下并且该沟道长度的尺寸为L2。参见图2，在第一阱区202的顶部形成有用于限定晶体管的有源区(Active reg1n)的环形隔离沟槽211，如果我们以俯视的角度来观察第一阱区202，则会发现隔离沟槽211实质上呈现为闭合的环形结构，它围绕着有源区从而将有源区与它周边的其他区域隔离开，它通常称为浅沟槽隔离结构STI，且隔离沟槽内部填充有绝缘材料(典型的例如填充二氧化硅)，而且在另外的实施例中隔离结构STI也可以被各种类型的深隔离阱替代。从图2中我们还可以获悉，在一些可选但非必须的实施例中，P型的第二阱区203掺杂在N型的第一阱区202中的位置可限定为:其掺杂轮廓或结构，从第一阱区202位于栅极结构下方的区域开始，一直横向延伸到隔离沟槽211邻近于第二掺杂区223的那一部分沟槽下方的第一阱区202 中。
[0021]本发明提供了一种低阈值电压结构，如图2和3，在传统NM0S基础上，改变P阱的尺寸，使漏极在P阱中而源极在P阱之外，并且P阱与栅极多晶硅有一部分交叠，定义该器件的沟道长度为该交叠部分的尺寸L2，有效地缩小了沟道长度。在短沟道效应及穿通效应的作用下降低器件的阈值电压。改变L2大小可调控晶体管阈值电压。传统NM0S的源极、漏极和栅极全部在P阱中，沟道长度为栅极多晶硅的宽。本发明提供了一种低阈值电压结构，在传统的NM0S结构基础上，改变P阱的尺寸，使漏极在P阱中而源极在P阱之外，并且P阱与栅极多晶硅有一部分交叠，定义该器件的沟道长度为该交叠部分的尺寸L2，有效地缩小了沟道长度。在短沟道效应及穿通效应的作用下降低器件的阈值电压。改变L2大小可调控晶体管阈值电压。
[0022]参见图4，基于图3的结构图，在工艺选择上该晶体管的宽度W= 10 μ m，多晶硅栅极在沟道方向的总长度为1.8 μ??，以沟道长度L2分别为取值0.55 μπι,0.4 μηι，0.25 μπι和
0.1 μπι为例，晶体管的漏极也即第二掺杂区223例如可接工作电压为6V。测试时漏极加电压0.05V，Ρ阱区203和源极也即第一掺杂区221共同接地，栅极电压Vg从0V到6V扫描，测试漏极电流Id，得到不同沟道长度下的Id-Vg曲线图。从一系列曲线中可以得到沟道长度L2为0.55 μ m，0.4 μ m，0.25 μ m和0.1 μ m时的开启电压对应分别为1.0V，0.96V，0.77V和0.45V。可见随着L2的减小，阈值电压随之减小。可以通过调节L2的尺寸来调控该结构的阈值电压。这证明，在流经第一、第二掺杂区221、223和沟道区的电流Id恒定的条件下，沟道长度值越小晶体管的阈值电压越小。
[0023]基于在高压工艺(High Voltage Process)中需要在娃片衬底上施加高压，导致非高压器件都必须在N型深阱中，以免受到衬底高压的影响，这样将导致这类高压工艺中缺失具有低阈值电压的原生晶体管。本发明在不增加额外光罩的前提下，可以提供一种新型晶体管结构以降低该类高压工艺中晶体管的低阈值电压，传统NM0S的沟道长度为栅极多晶硅的宽度，在此基础上，改变P阱的尺寸，使其与栅极多晶硅只有一部分交叠，定义该器件的沟道长度为该交叠部分的尺寸，有效地缩小了沟道长度。在短沟道效应及穿通效应的作用下降低器件的阈值电压。
[0024]以上，通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【主权项】
1.一种晶体管结构，其特征在于，包括第一导电类型的半导体层和位于该半导体层之上的第二导电类型的第一阱区，一个第一导电类型的第二阱区掺杂在第一阱区顶部的局部区域，并在第一阱区的顶部还掺杂有与第二阱区间隔开的第二导电类型的第一掺杂区，和在第二阱区的顶部掺杂有第二导电类型的第二掺杂区，及在第一、第二阱区各自位于第一、第二掺杂区之间的区域之上设置有一个栅极结构。2.根据权利要求1所述的晶体管结构，其特征在于，所述第一导电类型为P型以及所述第二导电类型为N型。3.根据权利要求1所述的晶体管结构，其特征在于，所述第一掺杂区是晶体管的源极区以及所述第二掺杂区是晶体管的漏极区。4.根据权利要求1所述的晶体管结构，其特征在于，所述第二阱区的掺杂深度大于所述第一、第二掺杂区的掺杂深度。5.根据权利要求1所述的晶体管结构，其特征在于，在第一阱区的顶部形成有用于限定晶体管有源区的环形隔离沟槽，且隔离沟槽内部填充有绝缘材料，使第二阱区的掺杂轮廓从第一阱区位于栅极结构下方的区域向隔离沟槽靠近于第二掺杂区的一部分下方的第一讲区横向延伸。6.根据权利要求1所述的晶体管结构，其特征在于，第二阱区的位于第一、第二掺杂区之间的区域与栅极结构构成交叠的部分的宽度定义为晶体管的沟道长度。7.根据权利要求6所述的晶体管结构，其特征在于，当在栅极结构上施加电压至晶体管导通时，在流经第一、第二掺杂区和沟道区的电流恒定的条件下，藉由调整沟道长度的方式使沟道长度值越小晶体管的阈值电压越小。
【专利摘要】本发明主要是关于半导体领域的晶体管，旨在提供了一种相对于现有应用于高压工艺的晶体管结构而呈现为完全新型的低阈值电压晶体管结构，主张在传统晶体管的沟道长度为栅极多晶硅的宽度的基础上，通过改变本体区或阱区的尺寸，使其与栅极多晶硅只有一部分交叠，从而降低高压工艺中晶体管的低阈值电压。
【IPC分类】H01L29/78, H01L29/08
【公开号】CN105304714
【申请号】CN201510608886
【发明人】葛雯, 刘梅
【申请人】上海华力微电子有限公司
【公开日】2016年2月3日
【申请日】2015年9月22日