层，所述光刻胶掩膜层定义了所述鳍片结构的宽度、长度以及位置等，然后以所述光刻胶掩膜层为掩膜蚀刻所述垫氮化物层、垫氧化层和半导体材料层，以形成鳍片201，然后去除所述光刻胶掩膜层，去除所述光刻胶掩膜层的方法可以为氧化灰化法。需要注意的是，所述鳍片结构的形成仅仅是示例性的，并不局限于该方法。
[0037]接下来在所述鳍片结构之间填充隔离材料层，之后进行回蚀刻工艺以露出部分所述鳍片结构，进而形成隔离所述鳍片结构的浅沟槽隔离结构。
[0038]在鳍片201的两侧及顶部形成栅极结构202，示例性地，栅极结构可以是栅氧化层和多晶硅栅极，也可以是栅氧化层和金属栅极，也可以是高介电系数材料和虚拟栅极，本实施例中以栅氧化层和多晶硅栅极为例，简单说明其形成过程:
[0039]在鳍片表面和露出的浅沟槽隔离结构表面上依次沉积氧化层(例如，二氧化硅)和多晶硅层，然后图案化多晶硅层和氧化层，形成多晶硅栅极。
[0040]在鳍片201露出的所有侧面和顶面上沉积形成硬掩膜层。所述硬掩膜层的材料选自氧化硅、氮氧化硅、氮化硅或者无定形碳中的一种或几种，其中，氧化硅包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未掺杂硅玻璃(USG)、旋涂玻璃(S0G)、高密度等离子体(HDP)或旋涂电介质(S0D)。硬掩膜层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。示例性地，所述硬掩膜层为氮化硅层，采用LPCVD工艺，其在低温(大约600°C或更小)下使用六氯乙硅垸HCD (Si2Cl6)来沉积HCD氮化硅作为硬掩膜层。
[0041]如图2B所示，去除鳍片201所有侧面上的硬掩膜层，保留鳍片201顶面上的硬掩膜层203。硬掩膜层的去除方法可以采用本领域技术人员所常用的任何技术，例如湿法刻蚀或干法刻蚀。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxideetchant (BOE))或氢1 氟酸缓冲溶液(buffer solut1n of hydrofluoric acid (BHF))。干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，采用湿法刻蚀去除所述硬掩膜层。鳍片201顶面上剩余的硬掩膜层203的厚度为20埃至500埃。
[0042]如图2C-2D所示，对鳍片201的两侧面进行第一倾斜离子注入和第二倾斜离子注入。
[0043]若预形成的鳍式效应晶体管(FinFET)为NM0S FET，则在鳍片201的源区和漏区重掺杂η型半导体掺杂质，例如砷或磷。若预形成的鳍式效应晶体管(FinFET)为PM0S FET，则在鳍片201的源区和漏区重掺杂p型半导体掺杂质，例如硼。可选地，第一倾斜离子注入的角度范围为135°?178°，第二倾斜离子注入的角度范围为2°?45°。第一倾斜离子注入和第二倾斜离子注入的注入能量为l_5keV，注入剂量为5.0Xe15-5.0Xe2°atom/cm2。
[0044]由于鳍片201顶面上硬掩膜层203的隔离作用，使得在进行两次倾斜离子注入过程中，不会对鳍片的顶面造成影响，没有产生非晶硅层，而只在进行第一倾斜离子注入和第二倾斜离子注入的鳍片的两侧面生成了薄的非晶硅层204a和204b。
[0045]如图2E所示，去除鳍片201顶面上的硬掩膜层203，以露出鳍片201的顶面。硬掩膜层203的去除方法可以采用本领域技术人员所常用的任何技术，例如湿法刻蚀或干法刻蚀，在此不做赘述。
[0046]如图2F所示，对鳍片201的顶面进行垂直离子注入。此步离子注入的掺杂离子类型、注入剂量和能量与之前进行的第一倾斜离子注入和第二倾斜离子注入可相同，由于离子注入导致鳍片的非晶化，在鳍片的顶面形成一层薄的非晶硅层204c。
[0047]如图2G所示，执行退火工艺。所述退火工艺一般是将所述半导体衬底置于高真空或高纯气体的保护下，加热到一定的温度进行快速升温退火(RTA)工艺，在本发明所述高纯气体优选为氮气或惰性气体，所述快速升温退火工艺步骤的温度为800至1200°C，优选为1050°C，所述热退火步骤时间为1至300s。作为进一步的优选，在本发明中选用的快速热退火，可以选用以下几种方式中的一种:脉冲激光快速退火、脉冲电子书快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等，但并非局限于所举示例。
[0048]利用高温来活化源区和漏区内的掺杂质，并同时修补在各离子注入工艺中受损的硅鳍片的晶格结构。由于采用本发明实施例中方法，在鳍片的侧面和顶面形成的非晶硅层较薄，经过退火处理可将形成的非晶硅重新转变为单晶硅。
[0049]后续制作FinFET的工艺流程还包括:源漏极外延，形成金属硅化物，沉积层间介质，制作金属互连层以及后段工艺等，在此不做赘述。
[0050]参照图3，其中示出了根据本发明示例性实施例的方法对FinFET器件的鳍片进行离子注入的流程图，用于简要示出整个制造工艺的流程。
[0051]在步骤301中，提供半导体衬底，所述半导体衬底上形成有鳍片；
[0052]在步骤302中，在所述鳍片的顶面形成硬掩膜层；
[0053]在步骤303中，对所述鳍片的两侧面分别进行第一倾斜离子注入和第二倾斜离子注入；
[0054]在步骤304中，去除所述硬掩膜层，以露出所述鳍片的顶面；
[0055]在步骤305中，对所述鳍片的顶面进行垂直离子注入；
[0056]在步骤306中，执行退火工艺。
[0057]综上所述，根据本发明的方法在鳍片的顶面上形成硬掩膜层后，避免两次倾斜离子注入对鳍片的顶面造成的非晶化影响的产生，进而减少了鳍片中离子注入引起的缺陷，提高了器件的性能和良率。
[0058]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种FinFET器件的制作方法，包括: 提供半导体衬底，所述半导体衬底上形成有鳍片； 在所述鳍片的顶面形成硬掩膜层； 对所述鳍片的两侧面分别进行第一倾斜离子注入和第二倾斜离子注入； 去除所述硬掩膜层，以露出所述鳍片的顶面； 对所述鳍片的顶面进行垂直离子注入； 执行退火工艺。2.根据权利要求1所述的方法，其特征在于，所述鳍片为硅鳍片。3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的材料选自氧化硅、氮氧化硅、氮化硅或者无定形碳中的一种或几种。4.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的厚度范围为20埃至500埃。5.根据权利要求1所述的方法，其特征在于，在所述鳍片的顶面上形成所述硬掩膜层的步骤为: 在所述鳍片露出的所有侧面和顶面上沉积形成所述硬掩膜层； 去除所述鳍片的所有侧面上的所述硬掩膜层。6.根据权利要求5所述的方法，其特征在于，采用湿法刻蚀去除所述鳍片的所有侧面上的所述硬掩膜层。7.根据权利要求1所述的方法，其特征在于，在形成所述硬掩膜层之前还包括在所述鳍片之间形成浅沟槽隔离结构的步骤。8.根据权利要求1所述的方法，其特征在于，所述第一倾斜离子注入的角度范围为135°?178°，所述第二倾斜离子注入的角度范围为2°?45°。9.根据权利要求1所述的方法，其特征在于，在形成所述硬掩膜层之前还包括在所述鳍片的两侧及顶部形成栅极结构的步骤。
【专利摘要】本发明提供一种FinFET器件的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片；在所述鳍片的顶面形成硬掩膜层；对所述鳍片的两侧面分别进行第一倾斜离子注入和第二倾斜离子注入；去除所述硬掩膜层，以露出所述鳍片的顶面；对所述鳍片的顶面进行垂直离子注入；执行退火工艺。根据本发明的方法在鳍片的顶面上形成硬掩膜层后，避免两次倾斜离子注入对鳍片的顶面造成的非晶化影响的产生，进而减少了鳍片中离子注入引起的缺陷，提高了器件的性能和良率。
【IPC分类】H01L21/336, H01L21/266
【公开号】CN105336611
【申请号】CN201410272670
【发明人】禹国宾
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年6月18日