发明的具体实施例中，可根据需求可采用机械切割 或激光切割来进行切割，在此不予赏述。
[0038] 本发明通过将铜互连的测试组件不再放入划片槽区域或者划片槽中的切割区域 不放置铜互连的测试组件，进而避免在切割时，由于铜测试组件存在于进而对切割造成的 不利影响；同时采用本发明所提供之技术方案由于将测试组件设置在划片槽区域W外，进 而可减小划片槽区域的宽度，而划片槽区域宽度的缩小则意味着在相同面积的可W放置更 多的芯片区域，从而减少成本，并提高经济效益。
[0039] 下面提供两个实施例并结合附图来对本发明进行进一步描述，
[0040] 实施例一：
[0041] 首先提供一待切割晶圆，4a所示为该待切割晶圆的局部示意图，包括多个间隔开 来的芯片区域100 (图示为4个芯片区域），各芯片区域100之间设置有划片槽区域102,划 片槽区域102包括切割区域104和测试组件101。其中，测试组件101为铜互连的测试结构 电路及在线监控图案，其主要材质为铜；且在测试组件101的下表面设置有绝缘材料层，优 选的，该绝缘材料层为氮化娃薄膜，W用来避免铜向下产生扩散从而对器件造成损伤。
[0042] 在该实施例中，切割区域104和测试组件101不形成重叠，进而使得在沿着切割区 域104进行切割时，不会与铜互连的测试组件101形成接触，从而也就避免了由于铜的延展 性及与氮化娃薄膜之间的应力关系从而造成断口崩裂或者分层现象，改善切割效果，并提 高产品良率，如图4b所示，在采用该实施例进行切割时，由于铜互连的测试组件不与切割 区域104重叠，因此在切割时，不会由于铜的作用而影响切割效果，能够保证切割后形成一 完好的断口。
[004引 实施例二：
[0044] 首先提供一待切割晶圆，5a所示为该待切割晶圆的局部示意图，包括多个间隔开 来的芯片区域100,相邻芯片区域100之间设置有划片槽区域102。各芯片区域100远离划 片槽区域102的边角处设置有测试组件101，测试组件101为铜互连的测试结构电路及在线 监控图案，其材质为铜，且在测试组件101的下表面设置有一层绝缘材料层，优选的，该绝 缘材料层为氮化娃薄膜，W用来避免铜向下产生扩散从而对器件造成损伤。
[0045] 由于本发明中的测试组件101并没有设置在划片槽区域102内，因此可W直接将 整个划片槽区域102作为切割区域进行切割，因此可适当减小划片槽区域102的宽度，则划 片槽区域102的宽度的减小则意味着空旷区域的减小，可获得高比例的、额外的芯片，降低 生产并提高经济效益。进一步的，由于将测试组件101设置在芯片位置处，因此在沿着划片 槽区域102进行切割时，也不会由于测试组件101的作用从而对切割面造成的不利影响。
[0046] 下面提供两个表格并结合附图6来进行进一步的说明，例如标准芯片尺寸为 580X580 (um)，分别W宽度为20um、60um、80um的划片槽区域进行切割，并统计在切割后得 到的芯片数量，相关数据如下：
[005引由表I和表2并结合附图6可明显看出，随着划片槽区域宽度的减小，经过切割后 得到的芯片总数也逐渐增加，同时请参照表2,当划片槽区域的宽度减小至20um，其得到的 芯片总数为79426,相比较W划片槽区域宽度为SOum进行切割所得到的芯片总数65690要 多20. 9%，极大提高了切割后所得到的芯片总数。同时，采用宽度较小的划片槽区域进行切 害!]，得到的芯片尺寸也更为接近标准的芯片尺寸规格，送有利于提高切割效率、及切割后芯 片的良率及封装成品率。
[0053] 综上所述，由于本发明采用了 W上技术方案，本发明通过将铜互连的测试结构电 路及在线监控图案不再放入划片槽区域或者划片槽被切割区域不放置测试结构电路及在 线监控图案，因为铜互连的测试结构电路及在线监控图案不再放入划片槽区域，可W将划 片槽区域设计得更小（低于60um)，因此可获得高比例的、额外的芯片；同时在铜互连完成 后的工艺中，将划片槽区域的氮化娃薄膜层去除，从而可W获得划片槽区域的剖面图从上 往下看仅有氧化娃及衬底的娃，在有效提高激光扫描过程中划片槽区域微型裂纹的有效出 现的同时，还可提高切割效率、及切割后芯片的良率及封装成品率。
[0054] W上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述 特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予W实 施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述掲示 的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等 效实施例，送并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据 本发明的技术实质对W上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明 技术方案保护的范围内。
【主权项】
1. 一种具有测试图形的晶圆切割方法，其特征在于，包括如下步骤： 步骤S1 :提供一待切割晶圆，在所述待切割晶圆上设置若干芯片区域以及测试组件， 并于相邻的所述芯片区域之间设置划片槽区域； 其中，所述划片槽区域内包括有一切割区域，所述测试组件设置在所述芯片区域中，或 者该测试组件设置于所述划片槽区域中除所述切割区域以外的区域中； 步骤S2 :沿着所述切割区域进行切割，以将每个所述芯片区域分离，并通过所述测试 组件对所述芯片区域进行测试。2. 如权利要求1所述的具有测试图形的晶圆切割方法，其特征在于，所述方法应用于 金属互连工艺的后段制程中。3. 如权利要求1所述的具有测试图形的晶圆切割方法，其特征在于，所述测试组件为 金属互连测试结构电路及在线监控图案。4. 如权利要求3所述的具有测试图形的晶圆切割方法，其特征在于，所述金属互连测 试结构电路为铜互连测试结构电路。5. 如权利要求1所述的具有测试图形的晶圆切割方法，其特征在于，所述测试组件的 表面设置有绝缘材料层。6. 如权利要求5所述的具有测试图形的晶圆切割方法，其特征在于，所述绝缘材料层 为氮化娃层。7. 如权利要求1所述的具有测试图形的晶圆切割方法，其特征在于，采用机械切割或 者激光切割进行切割。8. 如权利要求1所述的具有测试图形的晶圆切割方法，其特征在于，所述划片槽区域 的宽度为8um~200um。9. 如权利要求1所述的具有测试图形的晶圆切割方法，其特征在于，所述芯片区域内 均设置有集成电路。
【专利摘要】本发明公开了一种具有测试图形的晶圆切割方法，通过将铜互连的测试结构电路及在线监控图案不再放入划片槽区域或者划片槽被切割区域不放置测试结构电路及在线监控图案，从而彻底的避免了激光切割过程中因铜的延展性、铜与氧化硅、氮化硅绝缘层的热应力系数差异较大的问题，而产生的芯片崩缺、应力分层现象，同时可获得高比例的、额外的芯片。在铜互连完成后的工艺中，将划片槽区域的氮化硅薄膜层去除，从而可以获得划片槽区域的剖面图从上往下看仅有氧化硅及衬底的硅，在有效提高激光扫描过程中划片槽区域微型裂纹的有效出现的同时，还能提高切割效率、切割后芯片的良率及封装成品率。
【IPC分类】B28D5/00, H01L23/544, H01L21/78
【公开号】CN105336685
【申请号】CN201410348384
【发明人】彭坤
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年7月21日