一种ltps阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是涉及一种LTPS阵列基板及其制作方法、显示装置。
【背景技术】
[0002]低温多晶娃技术LTPS(Low Temperature Poly-silicon)目前正迅速的发展，它的最大优势在于超薄、重量轻、低耗电，可以提供更艳丽的色彩和更清晰的影像。
[0003]在LTPS阵列基板的制作过程中，在对多晶硅进行离子注入的制程中，往往是先对NM0S进行N+掺杂、N-掺杂，然后再对PM0S进行P+掺杂，如这样，P+掺杂时很有可能将P+离子注入到N-区域，影响到N-区域的性能，而N-区域对元器件的寿命与性能影响较大。
【发明内容】
[0004]本发明主要解决的技术问题是提供一种LTPS阵列基板及其制作方法、显示装置，能够在离子掺杂过程中对N-掺杂区域进行保护，提高元器件的性能，延长元器件的使用寿命ο
[0005]为解决上述技术问题，本发明采用的一个技术方案是:提供一种LTPS阵列基板的制造方法，该方法包括:提供一基板；在基板上依次形成遮光层、缓冲层以及半导体层；其中，半导体层包括间隔设置的第一多晶硅层和第二多晶硅层；对第一多晶硅层进行Ν+掺杂，对第二多晶硅层进行Ρ+掺杂；在半导体层上依次形成第一绝缘层以及栅极图形层；对第一多晶硅层进行Ν-掺杂；在栅极图形层上依次形成第二绝缘层以及源漏层。
[0006]其中，在基板上依次形成遮光层、缓冲层以及半导体层的步骤，具体包括:在基板上形成间隔设置的第一遮光层和第二遮光层；在第一遮光层和第二遮光层上沉积SiNx层；在SiNx层上沉积S1x层；在S1x层上形成半导体层。
[0007]其中，在S1x层上形成半导体层的步骤，具体包括:在S1x层上沉积非晶娃层，并对非晶硅层进行镭射退火工艺，以形成间隔设置的第一多晶硅层和第二多晶硅层；其中，第一多晶硅层和第二多晶硅层分别对应第一遮光层和第二遮光层。
[0008]其中，对第一多晶硅层进行N+掺杂，对第二多晶硅层进行P+掺杂的步骤，具体包括:在第一多晶硅层、第二多晶硅层以及缓冲层上覆盖第一光阻；其中，第一光阻的透光区在垂直方向上对应第一多晶硅层的两个N+掺杂区；第一多晶硅层包括分别设置于两侧的两个N+掺杂区、两个两个N+掺杂区内侧的两个N-掺杂区以及两个N-掺杂区之间的非掺杂区；对第一多晶硅层的N+掺杂区进行N+掺杂；在第一多晶硅层、第二多晶硅层以及缓冲层上覆盖第二光阻；其中，第二光阻的透光区在垂直方向上对应第二多晶硅层的两个P+掺杂区；第二多晶硅层包括分别设置于两侧的两个P+掺杂区以及两个P+掺杂区之间的非掺杂区；对第二多晶硅层的P+掺杂区进行P+掺杂。
[0009]其中，在半导体层上依次形成第一绝缘层以及栅极图形层的步骤，具体包括:在半导体层上形成第一绝缘层；其中，第一绝缘层包括S1x和SiNx ;在第一绝缘层上沉积栅极层，并对栅极层进行蚀刻工艺以形成第一栅极和第二栅极；其中，第一栅极和第二栅极分别对应第一多晶硅层和第二多晶硅层的非掺杂区。
[0010]其中，对第一多晶硅层进行N-掺杂的步骤，具体包括:在第一绝缘层上覆盖第三光阻；其中，第三光阻的透光区在垂直方向上对应第一多晶硅层的两个N-掺杂区；对第一多晶娃层的N-惨杂区进行N-惨杂。
[0011]其中，在栅极图形层上依次形成第二绝缘层以及源漏层的步骤，具体包括:在栅极图形层上形成第二绝缘层；形成贯穿第一绝缘层和第二绝缘层的第一通孔、第二通孔、第三通孔以及第四通孔；在第二绝缘层上形成第一源极、第一漏极、第二源极以及第二漏极；其中，第一源极和第一漏极分别通过第一通孔和第二通孔连接第一多晶硅层的两个N+掺杂连接，第二源极和第二漏极分别通过第三通孔和第四通孔连接第二多晶硅层的两个P+掺杂连接。
[0012]其中，对第一多晶硅层进行N+掺杂，对第二多晶硅层进行P+掺杂的步骤之前，还包括:对第一多晶硅层和第二多晶硅层进行P掺杂，以调整第一多晶硅层和第二多晶硅层的电学特性。
[0013]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种LTPS阵列基板，该阵列基板包括:基板以及依次形成于基板上的遮光层、缓冲层、半导体层、第一绝缘层、栅极层、第二绝缘层和源漏层；其中，半导体层包括间隔设置的第一多晶硅层和第二多晶硅层；其中，在对第一多晶硅层和第二多晶硅层进行离子掺杂时，先对第一多晶硅层进行N+掺杂以及对第二多晶硅层进行P+掺杂，后对第一多晶硅层进行N-掺杂。
[0014]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种显示装置，该显示装置包括如上述的LTPS阵列基板。
[0015]本发明的有益效果是:区别于现有技术的情况，本发明在制作LTPS阵列基板的过程中，先对第一多晶硅层进行N+掺杂以及对第二多晶硅层进行P+掺杂，待第一绝缘层形成后，再对第一多晶硅层进行N-掺杂，通过这种方式，防止了先进行N-掺杂后进行P+掺杂时，P+离子容易进入N-掺杂区域，以对N-掺杂区造成影响。由于N-区域对元器件的寿命和性能的影响较大，所以通过上述方式能够提高元器件的性能，增加元器件的寿命。另外，由于P+掺杂制程放在N-掺杂制程的前面，即P+掺杂时，第二对晶硅层的表面没有第一绝缘层，所以减少了 P+离子的消耗，节省成本。
【附图说明】
[0016]图1是本发明LTPS阵列基板的制造方法第一实施方式的流程图；
[0017]图2A是本发明LTPS阵列基板的制造方法第一实施方式中步骤103的第一结构示意图；
[0018]图2B是本发明LTPS阵列基板的制造方法第一实施方式中步骤103的第二结构示意图；
[0019]图2C是本发明LTPS阵列基板的制造方法第一实施方式中步骤105的结构示意图；
[0020]图2D是本发明LTPS阵列基板的制造方法第一实施方式中步骤106的结构示意图；
[0021]图3是本发明LTPS阵列基板的制造方法第二实施方式的结构示意图；
[0022]图4是本发明LTPS阵列基板一实施方式的结构示意图；
[0023]图5是本发明显示装置一实施方式的结构示意图。
【具体实施方式】
[0024]参阅图1，本发明LTPS阵列基板的制造方法第一实施方式的流程图，同时参阅图2A-图2D，该方法包括:
[0025]步骤101:提供一基板200。
[0026]该基板200 —般采用玻璃基板，在做柔性曲面显示屏时，也可以采用塑料透明基板。
[0027]步骤102:在基板上依次形成遮光层201、缓冲层202以及半导体层203。
[0028]其中，遮光层201包括第一遮光层2011和第二遮光层2012，以分别对应即将制作的 NM0S 和 PM0S。
[0029]形成缓冲层202的步骤具体可以为:在第一遮光层2011和第二遮光层2022上沉积SiNx层；在SiNx层上沉积S1x层。S卩，缓冲层202是由一层SiNx和一层S1x共同叠加组成的。当然，在其他实施方式中也可以是SiNx和S1x中的一种或两种的混合物。
[0030]另外，半导体层203包括间隔设置的第一多晶硅层2031和第二多晶硅层2032。在一具体的实施过程中，制作多晶硅层的步骤具体为:先在缓冲层202上形成非晶硅a-si，再经过镭射退火制程实现非晶硅a-si的结晶，以形成多晶硅p-si，再通过蚀刻工艺对多晶硅p-si进行图形化处理以形成第一多晶硅层2031和第二多晶硅层2032。值得注意的是，第一多晶硅层2031和第二多晶硅层2032分别与上述的第一遮光层2011和第二遮光层2012相对应。
[0031 ] 步骤103:对第一多晶硅层2031进行N+掺杂，对第二多晶硅层2032进行P+掺杂。
[0032]首先，由于制作的CMOS包括NM0S和PM0S，其分别对应第一多晶硅层2031和第二多晶硅层2032，在对NM0S和PM0S进行离子注入时，要先确定每个多晶硅层的离子注入区域。其中，第一多晶硅层2031包括内侧的非掺杂区、外侧的N+掺杂区、位于非掺杂区与N+掺杂区之间的N-掺杂区。而第二多晶硅层2032包括内侧的非掺杂区和外侧的P+掺杂区。
[0033]如图2A所示，对第一多晶硅层2031进行N+掺杂的步骤具体为:在第一多晶硅层、第二多晶硅层以及缓冲层上覆盖第一光阻；其中，第一光阻的透光区在垂直方向上对应第一多晶硅层的两个N+掺杂区；第一多晶硅层包括分别设置于两侧的两个N+掺杂区、两个两个N+掺杂区内侧的两个N-掺杂区以及两个N-掺杂区之间的非掺杂区；继而对第一多晶硅层2031的N+掺杂区进行N+掺杂。
[0034]如图2B所示，对第二多晶硅层2032进行P+掺杂的步骤具体为:在第一多晶硅层、第二多晶硅层以及缓冲层上覆盖第二光阻；其中，第二光阻的透光区在垂直方向上对应第二多晶硅层的两个P+掺杂区；第二多晶硅层包括分别设置于两侧的两个P+掺杂区以及两个P+掺杂区之间的非掺杂区；继而对第二多晶硅层2032的P+掺杂区进行P+掺杂。
[0035]另外，步骤103中对第一多晶硅层2031进行N+掺杂和对第二多晶硅层2032进行P+掺杂是可以互相调换顺序的，即可以先对第二多晶硅层2032进行P+掺杂，后对第一多晶硅层2031进行N+掺杂。
[0036]在其他实施方式中，在第一多晶硅层2031进行N+掺杂，对第二多晶硅层进行P+掺杂的步骤之前，还包括:对第一多晶硅层2031和第二多晶硅层2032进行P掺杂，以调整第一多晶硅层2031和第二多晶硅层2032的电学特性。
[0037]步骤104:在半导体层203上依次形成第一绝缘层204以及栅极图形层205。
[0038]其中，在一般情况下，第一绝缘层204是S1x和SiNx的混合物，在其他实施方式中，也可以由其中的一种或两种的层叠结构代替。
[0039]形成栅极图形层205的步骤具体包括:在第一绝缘层204上沉