薄膜晶体管阵列基板的制作方法
【技术领域】
[0001] 本发明涉及一种薄膜晶体管阵列基板，尤其是一种具有保护面板上栅极驱动器 (Gate Driver on Panel, G0P)功能的薄膜晶体管阵列基板。
【背景技术】
[0002] 薄膜晶体管阵列基板包括用于显示图像的有源区及设置有栅极驱动器的非显示 区，该栅极驱动器用于该显示区供电与信号。在薄膜晶体管液晶显示器的制造过程中，该栅 极驱动器通过密封胶设置于彩色滤光片基板，该密封胶包括纤维与金球。通过密封胶由薄 膜晶体管基板方向施加至彩色滤光片基板的力上保证该薄膜晶体管基板与该彩色滤片片 基板紧密贴合。施加至该彩色滤光片基板的力可引起纤维或金球进入该栅极驱动器损伤元 件、及该栅极驱动器的电容信号线等从而引起薄膜晶体管阵列基板功能异常。
【发明内容】
[0003] 有鉴于此，有必要提供一种解决现有薄膜晶体管阵列基板上栅极驱动器易损坏的 薄膜晶体管阵列基板。
[0004] -种薄膜晶体管阵列基板，具有显示区及围绕该显示区设置的非显示区，该薄膜 晶体管阵列基板包括设置于该非显示区用于为该显示区输出栅极信号的栅极驱动器；该栅 极驱动器包括： 多个电容； 多个阵列基板栅极驱动结构； 多条连接于该多个电容与该多个阵列基板栅极驱动结构之间的传输线； 至少一与该多个电容绝缘的保护层，该至少一保护层形成于该多个电容、阵列基板栅 极驱动结构及传输线上。
[0005] 优选的，该至少一保护层由氧化铟锡制成。
[0006] 优选的，该至少一保护层覆盖所有电容、阵列基板栅极驱动结构及传输线。
[0007] 优选的，每一阵列基板栅极驱动结构包括至少一栅极，覆盖该至少一栅极的绝缘 层，形成在该绝缘层上与该栅极对应的半导体层，一源极形成于绝缘层上且与该半导体层 的一端连接，一漏极形成于绝缘层上且与该半导体层的另一端连接、一钝化层覆盖该源、漏 极与该半导体层，该至少一保护层形成于该钝化层上。
[0008] 优选的，源极与漏极呈梳状且相互交错设置。
[0009] 优选的，每一电容的其中一电极为该栅极，一绝缘层覆盖该栅极，一电极设置在该 绝缘层上与该栅极相对设置，及一钝化层设置在该绝缘层上覆盖该电极，该至少一保护层 形成于每一电容的钝化层上。
[0010] 优选的，每传输线包括绝缘层，设置在绝缘层上的导线，设置在该绝缘层上覆盖该 导线的钝化层，该至少一保护层形成于该每一传输线的钝化层上。
[0011] 优选的，该至少一保护层覆盖一选择的阵列基板栅极驱动结构，该选择的阵列基 板栅极驱动包括包括至少一栅极，覆盖该至少一栅极的绝缘层，形成在该绝缘层上与该栅 极对应的半导体层，一源极形成于绝缘层上且与该半导体层的一端连接，一漏极形成于绝 缘层上且与该半导体层的另一端连接、一钝化层覆盖该源、漏极与该半导体层，该至少一保 护层形成于该选择的阵列基板栅极驱动结构的钝化层上，且不占据其他阵列基板栅极驱动 结构。
[0012] 优选的，源极与漏极呈梳状且相互交错设置。
[0013] 优选的，该至少一保护层覆盖一选择的电容，该选择的电容的其中一电极为该栅 极，一绝缘层覆盖该栅极，一电极设置在该绝缘层上与该栅极相对设置，及一钝化层设置在 该绝缘层上覆盖该电极，该至少一保护层形成于选择的电容的钝化层上，且不覆盖其他电 容结构。
[0014] 优选的，该至少一保护层覆盖一选择的传输线，该选择的传输线包括绝缘层，设置 在绝缘层上的导线，设置在该绝缘层上覆盖该导线的钝化层，该至少一保护层形成于该选 择的传输线的钝化层上，且不覆盖其他传输线。
[0015] 相较于先前技术，本发明的薄膜晶体管阵列基板的栅极驱动器上覆盖保护层，从 而可避免密封胶中的纤维或金球对栅极驱动器中元件的损坏。
【附图说明】
[0016] 图1是本发明薄膜晶体管阵列基板的栅极驱动器第一实施方式的剖面示意图。
[0017] 图2是本发明薄膜晶体管阵列基板的栅极驱动器第二实施方式的第一部分的平 面示意图。
[0018] 图3是图2所示的栅极驱动器沿IV-IV线的剖面示意图。
[0019] 图4是本发明薄膜晶体管阵列基板的栅极驱动器第二实施方式的第二部分的平 面示意图。
[0020] 图5是图4所示的栅极驱动器沿VI-VI线的剖面示意图。
[0021] 图6是本发明薄膜晶体管阵列基板的栅极驱动器第二实施方式的第三部分的平 面示意图。
[0022] 图7是图6所示的栅极驱动器沿VIII-VIII线的剖面示意图。
[0023] 图8是不同条件下导电线的刮伤实验表。
[0024]
[0025] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0026] 请参阅图1，薄膜晶体管阵列基板1的栅极驱动器10通过G0P(Gate On Panel)技 术设置在该薄膜晶体管阵列基板1的非显示区。该栅极驱动器10包括基板18与设置在该 基板18的多条源极线11。该基板18可以是，但不限于玻璃基板。多条传输线16与该多条 源极线11垂直相交。该栅极驱动器10还包括一驱动电路（图未示）为该多条源极线11 供电及传递信号，该多条传输线16将信号传输至多个电容14与阵列基板栅极驱动（Gate driver on array, GOA)结构12。该多个电容14用于为该栅极驱动器10保持稳定电压。 该多个阵列基板栅极驱动结构12输入控制信号至该薄膜晶体管阵列基板1的显示区以控 制薄膜晶体管导通或关断。保护层20覆盖该多条传输线16、该多个电容14与该GOA结构 12以避免密封胶中的纤维或金球对该栅极驱动器10中元件的损坏。该保护层20为导电 层，可由氧化铟锡（Indium Tin Oxide, ΙΤ0)制成。
[0027] 每一 GOA结构12包括源极线、栅极122、一绝缘层124、一通孔126、一半导体层 127、源极128、漏极130及钝化层132。该源极线与该栅极122形成于基板18上，该绝缘层 124形成于该基板18上且覆盖该二栅极122。该绝缘层124上定义该通孔126。该半导体 层127形成于该绝缘层124且对应该栅极122设置。在本实施方式中，该半导体层127为 掺杂硼离子的多晶娃（Amorphous Silicon, a-Si)制成。该源极128与漏极130形成在该 绝缘层124上并与该半导体层127的两端连接。在本实施方式中，该栅极122、源极128及 该漏极130金属材料或金属合金，如钼（Mo)、铝（Al)、铬（Cr)、铜（Cu)、钕（Nd)等。该源极 128经该通孔126延伸与该源极线连接。该钝化层132覆盖该绝缘层124、该半导体层127、 该源极128与该漏极130。该钝化层132由氧化硅或氮化硅制成。该保护层20形成于该 钝化层132上。该钝化层132覆盖整体个栅极驱动器。由于该源极128经设置在该绝缘层 124上的通孔