一种led外延结构及制作方法
【技术领域】
[0001]本发明涉及半导体光电器件领域，尤其涉及一种LED外延结构及制作方法。
【背景技术】
[0002]发光二极管(英文为Light Emitting D1de，简称LED)是一种半导体固体发光器件，其利用半导体PN结作为发光材料，可以直接将电转换为光。目前商用的LED的典型结构，一般包括缓冲层、非掺杂氮化镓、N型氮化镓、低温氮化镓或者低温铟镓氮/氮化镓超晶格、量子阱、P型铝镓氮、P型氮化镓以及高掺的P型氮化镓；低温氮化镓或者低温铟镓氮/氮化镓超晶格(SLs) —般作为应力释放层，而且是通过开出一些“V”型缺陷来实现应力释放。应力释放层对LED整体性能的而发挥至关重要，会影响LED的电压、亮度以及Droop特性。通常做法是通过加厚低温层，具有放大“V”型缺陷(v-pits)的效果，但会带来较多其它电性问题，比如寄生电容、ESD、VF偏低等，因此有必要开发出一种在不过分加厚应力释放层的前提下，提高其应力释放能力的结构及制作方法。
【发明内容】
[0003]本发明的目的在于:提供一种LED外延结构及制作方法，通过在应力释放层中插入一低温低A1组分的AlxGai XN层，X取值范围为0.1%彡X彡1%，或是采用InGaN、GaN、AlGaN组成的超晶格层作为应力释放层，从而改善述应力释放层的应力释放能力，改善电压及Droop效应并提升亮度。
[0004]本发明的第一方面，提供一种LED外延结构，该外延结构从下至上依次包括:衬底、第一导电类型半导体层、应力释放层、量子阱层以及第二导电类型半导体层，其特征在于:在所述应力释放层中插入一低A1组分的AlxGai…层，其中X取值范围为0.1%<χ< 1%。
[0005]优选地，所述第一导电类型半导体层包括N-GaN层，或者包括U_GaN层及N_GaN层。
[0006]优选地，所述第二导电类型半导体层包括P-GaN层，或者包括电子阻挡层以及P-GaN层，或者包括电子阻挡层、P-GaN层以及接触层。
[0007]优选地，所述应力释放层为GaN层或InGaN/GaN超晶格层。
[0008]优选地，所述InGaN/GaN超晶格层的周期数为10~30个。
[0009]优选地，所述低A1组分的AlxGai XN层的厚度为20~50nm。
[0010]本发明的第二方面，还提供一种LED外延结构，该外延结构从下至上依次包括:衬底、第一导电类型半导体层、应力释放层、量子阱层以及第二导电类型半导体层，其特征在于:所述应力释放层为InGaN、GaN、AlGaN组成的超晶格层。
[0011]优选地，所述第一导电类型半导体层包括N-GaN层，或者包括U_GaN层及N_GaN层。
[0012]优选地，所述第二导电类型半导体层包括P-GaN层，或者包括电子阻挡层以及P-GaN层，或者包括电子阻挡层、P-GaN层以及接触层。
[0013]优选地，所述InGaN、GaN, AlGaN组成的超晶格层的周期数为10~30个。
[0014]优选地，所述每个周期超晶格层中AlGaN层的厚度为l~3nm。
[0015]本发明的第三方面，再提供一种LED外延结构的制作方法，包括以下工艺步骤:
(1)提供一衬底；
(2)在所述衬底上生长第一导电类型半导体层；
(3)在所述第一导电类型半导体层上生长应力释放层；
(4)在所述应力释放层上生长量子阱层；
(5)在所述量子阱层上生长第二导电类型半导体层；
其特征在于:在所述应力释放层生长中插入生长一低A1组分的AlxGai…层(0.1%彡X彡1%)，生长温度为700-750°C。
[0016]优选地，所述第一导电类型半导体层包括N-GaN层，或者包括U_GaN层及N_GaN层。
[0017]优选地，所述第二导电类型半导体层包括P-GaN层，或者包括电子阻挡层以及P-GaN层，或者包括电子阻挡层、P-GaN层以及接触层。
[0018]优选地，所述应力释放层为GaN层或InGaN/GaN超晶格层。
[0019]本发明的第四方面，又提供一种LED外延结构的制作方法，包括以下工艺步骤:
(1)提供一衬底；
(2)在所述衬底上生长第一导电类型半导体层；
(3)在所述第一导电类型半导体层上生长应力释放层；
(4)在所述应力释放层上生长量子阱层；
(5)在所述量子阱层上生长第二导电类型半导体层；
其特征在于:所述应力释放层为InGaN、GaN, AlGaN组成的超晶格层，生长温度为700?750。。。
[0020]相对于现有技术多数采用GaN或者InGaN来做低温应力释放层，然而这两种材料的应力释放能力比较有限，且二者材料还会吸光，本发明引入AlGaN插入层正是为了更进一步地提升该低温层的应力释放能力，利用AlGaN低温插入层具有更显著的开“V”型缺陷的能力，外延结构获得的“V”型缺陷越大，空穴注入效果越好，改善电压及Droop效应，提升亮度。
【附图说明】
[0021]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
[0022]图中标示:11,21,31,41:衬底;12，22，32，42:缓冲层；13，23，33，43:U_GaN 层(未掺杂或非故意掺杂GaN层);14，24，34，44:N_GaN层;15，25，35，45:应力释放层；151，251，351,451:AlGaN 层(插入层)；16，26，36，46:量子阱层；17，27，37，47:电子阻挡层；18，28，38，48:P-GaN Μ ; 19，29，39，49:接触层。
[0023]图1为本发明实施例1、2制作的LED外延结构的剖视示意图。
[0024]图2为本发明实施例3制作的LED外延结构的剖视示意图。
[0025]图3为本发明实施例4制作的LED外延结构的剖视示意图。
[0026]图4为本发明实施例5制作的LED外延结构的剖视示意图。
【具体实施方式】
[0027]下面结合示意图对本发明进行详细的描述，在进一步介绍本发明之前，应当理解，由于可以对特定的实施例进行改造，因此，本发明并不限于下述的特定实施例。还应当理解，由于本发明的范围只由所附权利要求限定，因此所采用的实施例只是介绍性的，而不是限制性的。除非另有说明，否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
[0028]实施例1
请参照图1，本实施例提供一种LED外延结构，从下至上依次包括:衬底11、缓冲层12、包括U-GaN层13和N-GaN层14的第一导电类型半导体层、具有插入一低A1组分的AlxGai XN层151 (0.1%彡X彡1%)的应力释放层15、量子阱层16以及包括电子阻挡层17、P_GaN层18和接触层19的第二导电类型半导体层，其中应力释放层可以选择GaN层或InGaN/GaN超晶格层，本实施例优选GaN层。
[0029]具体来说，本实施例的衬底11选用蓝宝石(A1203)、SiC、GaAs、GaN, ZnO、S1、GaP、InP以及Ge中的至少一种，优选平片蓝宝石衬底，尽管图中未示出，但是蓝宝石衬底也可以是图形化蓝宝石衬底(PSS)，因此，实施例不限于此。
[0030]缓冲层12材质选用InAlGaN半导体材料，形成在衬底11上，以减少由于衬底11和第一导电类型半导体层之间的晶格常数差而导致的晶格错配，改善外延生长质量。
[0031]U-GaN层13和N-GaN层14构成第一导电类型半导体层，依次形成于缓冲层12上，U_GaN层13能够减少由于衬底11和N-GaN层14之间的晶格常数差导致的晶格错配。而且，U-GaN层13能够增强形成在该层上的半导体层结晶性能。
[0032]具有插入一厚度为20~50nm的低A1组分的AlGaN层151的GaN应力释放层15形成于第一导电类型半导体层上，其中AlGaN层151 (AlxGalxN层)中的x取值范围为
0.1%彡X彡1%，如果A1组分太高会影响器件电压，而A1组分太低，又会