相 对于主表面110垂直。沟道区域220和漂移区260延第一方向布置，其平行于源极区域201 和漏极区域205之间的第一主表面110。漏极区域205同样从第一主表面110在衬底的深 度方向延伸。如虚线所示，在附图所描述平面之前和之后的平面，栅极沟槽212布置为相邻 于沟道区域220。在对应方法中，场板沟槽252可布置为相邻于漂移区260。栅极沟槽212 和场板沟槽252从第一主表面110在衬底的深度方向延伸。因此，沟道区域220具有第一 脊或翼片形状。由于存在场板沟槽252,漂移区260也具有第二脊的形状。图IB进一步示 出管体连接部225,其布置在管体区域220下方并可布置在漂移区260的部分的下方。管体 连接部225连接沟道区域220至源极接触202,从而避免了寄生二极晶体管，否则其将在该 部分形成。此外，管体连接部225在漂移区260下方延伸，以使在晶体管200的关断状态， 漂移区260可变更容易地耗尽。
[0033] 如由图IA和IB变得显而易见的，半导体器件包括晶体管。晶体管包括在半导体 衬底100的主表面110的场板沟槽252。漂移区260限定在相邻的场板沟槽252之间。晶 体管还包括在场板沟槽252侧壁的场介电层251，以及在导体衬底100的主表面110的栅极 沟槽212。沟道区域220限定在相邻的栅极沟槽212之间。晶体管还包括在至少一些场板 沟槽252和至少一些栅极沟槽212内的导电材料170,其中沟道区域220限定在相邻的栅 极沟槽212之间的半导体衬底100内，而场介电层251布置在沟道区域220的上表面之上。 半导体器件还包括主表面110内的源极区域201和漏极区域205。例如，晶体管可还包括在 栅极沟槽212内的栅极介电层211。场介电层251可具有比栅极介电层211更大的厚度。
[0034] 半导体器件可还包括源极区域201和与源极区域201接触的源极接触202,源极 接触202布置在主表面110内的接触槽203内。接触槽203和栅极沟槽212可延伸近似相 同的深度。每个场板沟槽252和每个栅极沟槽212可在第一水平方向延伸，如X方向。此 外，场板沟槽可被设置，以使相邻的场板沟槽延垂直于第一方向的第二水平方向布置，如y 方向。此外，栅极沟槽212可被设置以使相邻的栅极沟槽212延第二水平方向布置。
[0035] 图IC示出如图1所示的延线IV-IV'的延第一方向的半导体器件的截面图。采用 该截面图以横断栅极沟槽212和场板沟槽252。如所示，栅极介电层211位于底侧和栅极沟 槽212的侧壁。栅极介电层211具有比场介电层251更小的厚度。实施场介电层251的介 电层的部分布置在源极区域182之上。源极接触202布置其中的接触槽203延伸至于栅极 沟槽212相同的深度。
[0036] 图ID和IE说明延图IA中线ΙΙ-ΙΓ和ΙΙΙ-ΙΙΓ的衬底的截面图。II和II'之 间以及III和III'之间的方向垂直于第一方向并可延y方向延伸。如图ID所示，沟道区域 220具有脊或翼片的形状，脊具有宽度dl和深度或高度h。例如，第一脊可具有顶侧220a 和两个侧壁220b。侧壁220b可相对于第一主表面110垂直延伸或以大于75°的角度延伸。 栅极电极210可布置为相邻脊的至少两个侧。依照进一步的实施例，栅极沟槽212中的一 个可填充有绝缘材料。
[0037] 如图ID所示，形成场介电层251的介电层182布置为相邻于第一脊的顶侧220a。 栅极介电层211布置在第一脊的侧壁220b。栅极介电层211的厚度C 1K在顶侧220a的介 电层182的厚度C2更小。对应的厚度延沟道区域220和栅极电极210之间最短的距离测 量。在图ID说明的示例中，栅极介电层的厚度(^延y方向测量而厚度c 2延z方向测量。 相应地，当施加适当的电压至栅极电极210时，导电反转层形成在脊的侧壁220b，而没有导 电反转层形成在脊的顶侧220a。由此，电流流动可被更好地控制。
[0038] 此外，如图IE说明，在III和III'之间的截面图中，漂移区260也具有第二脊形 状，第二脊具有宽度d 2和深度或高度12。例如，第二脊可具有顶侧260a和两个侧壁260b。 侧壁260b可相对于第一主表面110垂直延伸或以大于75°的角延伸。漂移区260可布置 为相邻的于顶侧260a或相邻于脊的至少两侧。
[0039] 深管体连接部225布置在每个脊之下。栅极介电层211布置在栅极电极210和沟 道区域220之间。以相似方式，场介电层251布置在场板250和漂移区260之间。
[0040] 依照实施例，沟道区域220的宽度dl为：山彡2X1 d，其中Id表示形成在栅极介 电层211和沟道区域220之间的界面的耗尽区的长度。例如，耗尽区的宽度可确定为：
[0042] 其中es表示半导体材料的介电常数（硅为11.9*ε。)，k表示玻耳兹曼常数 (1. 38066*10 23J/K)，T表示对应于一般环境温度的温度，如-5至30°C，更具体地，10至 25°C，In表示自然对数，N a表示半导体基体的杂质浓度，n i表示本征载流子浓度（27°C下硅 为 L 45*101Q)，q 表示元电荷（L 6*10 19C)。
[0043] -般地，假设晶体管中，在对应于阈值电压的栅极电压下，耗尽区的长度对应于耗 尽区的最大宽度。例如，第一沟槽的宽度可近似20-130nm，例如延半导体衬底100的第一主 表面 40-120nm。
[0044] 依照进一步解释，沿垂直于第一方向的第二方向测量的相邻的栅极沟槽212之间 的距离可满足上述方程并可小于2 X ld。
[0045] 此外，长度对宽度的比率可满足下述关系=S1M1U. 0,其中S1表示延第一方向测 量的脊的长度，同样如图IA所说明。依照进一步的实施例，^/(^>2.0。如图ID和IE所示， 沟道区域220的宽度山可不同于漂移区260的宽度d 2。
[0046] 依照实施例，其中宽度山彡2X I d，晶体管200被称为"完全耗尽"晶体管，其中当 栅极电极被设置为导通电势时沟道区域220完全耗尽。在这种晶体管中，可获得最佳子阈 值电压并且短沟道效应可有效抑制，由此获得改善的器件特性。
[0047] 另一方面，在包括场板的晶体管中，期望使用具有宽度d2远大于宽度屯的漂移区 260。由于漂移区d 2的更大宽度，漂移区260的电阻Rdscin可被进一步减小，获得进一步改 善的器件特性。为了改善管体区域220中半导体器件的特性，并进一步改善漂移区260中 的器件特性，完成图案化栅极电极和场板250,从而提供不同宽度的第一和第二脊。
[0048] 如进一步参考图IB所讨论，源极和漏极区域201，205在衬底的深度方向延伸。因 此，通过正确设置源极和漏极区域201，205的深度，晶体管的电学性质可依照要求被设定。 由于栅极电极210和场板250相邻于沟道区域220和漂移区260在深度方向延伸的特定额 外特征，能够通过延沟道区域220的完全深度h的栅极电极控制形成在沟道区域220的沟 道的导电性。在对应方法中，场板250影响沿第二脊深度1 2的漂移区260的表现。因此，源 极区域201和漏极区域205的深度确定晶体管200的有效宽度。通过设置源极和漏极区域 201，205的深度，器件的宽度和相应的特性可被确定。例如，源极和漏极区域201，205的深 度可大于1 μπι。
[0049] -般地，当在导通状态操作，导电反转层形成在相邻于栅极介电层211的沟道区 域220。依照实施例，反转层延两个侧壁220b和220中的至少一个延伸，电流基本平行于第 一主表面110流动。
[0050] 如图ID和IE中说明，栅极电极可布置在脊的至少两侦彳。依照进一步的实施例，栅 极电极可沿脊的两个垂直侧布置，而没有栅极电极布置为相邻于脊的水平部或被较厚介电 层遮蔽。以相似方式，场板250可布置在漂移区260的三侧。然而，依照实施例，场板250可 布置为仅相邻于漂移区260的垂直部。依照图1所示实施例，栅极电极210和场板250彼 此分隔。
[0051] 依照实施例，漂移区260内的掺杂浓度可恒定。依照进一步的实施例，掺杂浓度可 随距源极区域201的距离增加而增加。此外，栅极介电层211的厚度可小于场板介电层251 的厚度。场板介电层251的厚度可恒定或随距源极区域201的距离增加而增加。此外，相 邻于脊的水平表面的场板介电层251的厚度可不同于相邻于脊的垂直部的场板介电层251 的厚度。例如，场板介电层251的垂直部的厚度可小于场板介电层251的水平部。图1所 示的半导体器件可还包括接触，其延伸至半导体衬底100的第一主表面110。依照进一步的 实施例，半导体器件可还包括对第二主表面的接触，第二主表面相对于半导体衬底100的 第一主表面110。依照实施例，电耦合到源极区域201的源极接触202可延伸至第一主表面 110而电耦合到漏极区域205的漏极接触206可延伸至与第一主表面110相对的第二主表 面。
[0052] 图2A至2J说明当执行依照实施例的方法时的半导体工件1的截面图。
[0053] 半导体衬底可通过执行一般已知的分离处理和注入步骤被预处理。例如，深沟槽 隔离（DTI)处理或pn隔离处理可被执行，可选地，额外的影子