高能离子注入方法及半导体结构的制作方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别是涉及一种高能离子注入方法及半导体结构。
【背景技术】
[0002] 随着集成电路制造技术的快速发展和信息市场需求的提高，引发了以微细加工为 主要特征的多种工艺集成技术和面向应用的系统级芯片（SoC)的发展。系统级芯片是信息 系统核心的芯片集成，它将系统关键部件集成在一块芯片上，例如将微处理器、模拟IP核、 数字IP核和存储器（或片外存储控制接口）集成在单一芯片上，通常是面向特定用途的标 准产品。系统级芯片作为一种高度集成化、固件化的半导体集成技术，随着集成电路特征尺 寸的不断减小，其集成规模越来越大，性能越来越强，设计和制造的复杂程度也大大提高。 除了需要关注面积、延迟、功耗等基础问题，成品率、可靠性、电磁干扰噪声、成本、易用性等 也是需要综合考虑的因素。
[0003] 功能高度集成化为系统级芯片的制造带来了不小的挑战，其中就包括了射频放大 器件和混合基带电路的系统集成工艺。该类集成对环境噪声非常敏感，因此需要更强的晶 体管隔离能力，在目前的技术中多采用在P型衬底中形成深η阱来实现这一能力，所述深η 阱的深度一般超过2微米，而一般的ρ阱及η阱深度都在1微米以内。在深η阱区中形成 的Ρ阱能与Ρ型衬底有效隔离，大大减小衬底或其它功能器件带来的噪声影响。深η阱的 形成需要利用高能量离子注入工艺，该工艺下的注入离子比普通的离子注入速度更快、能 量更高，容易产生深η阱面积范围超出设计范围的现象，造成了器件失效。
【发明内容】
[0004] 本发明解决的问题是，通过在掩模层边缘侧壁形成牺牲侧墙，提高掩模层边缘部 分抵抗高能离子注入轰击的能力，减小掩模层边缘部分的损耗和变形速度，降低掩模层边 缘部分损耗和变形带来的掩模层边缘部分变薄现象，从而屏蔽注入离子使其不进入非预定 注入的有源区，进而保证器件的正常运行。
[0005] 为解决上述问题，本发明提供了一种高能离子注入方法，包括：提供半导体衬底， 所述半导体衬底包括第一类型有源区和第二类型有源区；形成覆盖所述半导体衬底表面的 屏蔽介质层；在所述屏蔽介质层表面形成图形化的掩模层，所述掩模层覆盖第二类型有源 区；形成位于掩模层边缘侧壁上的牺牲侧墙；通过高能离子注入，在第一类型有源区中形 成深阱区。
[0006] 可选的，形成所述牺牲侧墙的步骤包括，形成牺牲层，所述牺牲层覆盖掩膜层顶 面、侧面以及未被掩模层覆盖的屏蔽介质层表面；反向干法刻蚀所述牺牲层，形成位于掩模 层边缘侧壁上的牺牲侧墙。
[0007] 可选的，所述牺牲层的材料为氧化硅、无定形碳或者多晶硅，牺牲层的厚度为 50Α~1000Α。
[0008] 可选的，形成所述无定形碳牺牲层的工艺，采用等离子体增强化学气相沉积，使用 的气体为C3H6、C2H4或者C2H 2，气体流量为50sccm~2000sccm，压力为ITorr~lOOTorr，反 应温度为200°C~300°C。
[0009] 可选的，所述牺牲侧墙的宽度为40A~800A。
[0010] 可选的，形成所述牺牲侧墙的反向干法刻蚀，刻蚀气体包含chf3、ch2f 2、ch3f、nf3、 Cl2、S02、02、N2、Ar和He中一种或几种，刻蚀气体的流量为50sccm~500sccm，偏压为50V~ 300V，功率为100W~400W，温度为30°C~60°C。
[0011] 可选的，所述半导体衬底中还形成有浅沟槽隔离结构，所述浅沟槽隔离结构位于 第一有源区和第二有源区交界位置，适于隔离第一类型有源区和第二类型有源区。
[0012] 可选的，所述深阱区的类型为深η阱区，深度范围是3微米~5微米。
[0013] 可选的，形成所述深阱区的高能离子注入，注入方向垂直于半导体衬底表面，注 入离子种类为磷或者砷，注入离子浓度为lXl〇 natom/cm3~lX1014atom/cm3,注入能量为 0. 8MeV ~5MeV。
[0014] 可选的，所述半导体衬底为硅衬底或者锗衬底，衬底的掺杂类型为p型。
[0015] 可选的，所述掩模层的厚度为3500Λ~4500Λ，掩模层为单层结构或者多层结构， 所述单层结构的掩模层为光刻胶掩模层，所述多层结构的掩模层包括覆盖屏蔽介质层的底 部抗反射层、位于底部抗反射层上的光刻胶层以及位于光刻胶层上的顶部抗反射层。
[0016] 可选的，所述高能离子注入之后，还包括了牺牲侧墙的去除，掩模层的去除以及高 温退火。
[0017] 可选的，所述掩模层的去除工艺为灰化，所述灰化采用的气体为N2、02的混合气 体，混合气体的流量为500标况_升每分~3000标况毫升每分，功率为1000W~5000W，温 度为 100°C~400°C。
[0018] 可选的，所述高温退火的工艺为激光退火、尖峰退火或者快速热退火。
[0019] 本发明还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底包括第一类 型有源区和第二类型有源区；位于所述半导体衬底表面的屏蔽介质层；位于所述屏蔽介质 层表面的掩模层，所述掩模层覆盖第二类型有源区；位于所述掩模层边缘侧壁上的牺牲侧 墙。
[0020] 可选的，所述牺牲侧墙位于屏蔽介质层表面且位于浅沟槽隔离结构上方、不超过 浅沟槽隔离结构边缘。
[0021] 可选的，所述牺牲侧墙的材料为氧化硅、无定形碳或者多晶硅，牺牲侧墙的宽度为 40A ~800A,
[0022] 可选的，所述半导体衬底中还形成有浅沟槽隔离结构，所述浅沟槽隔离结构位于 第一有源区和第二有源区交界位置，适于隔离第一类型有源区和第二类型有源区。
[0023] 可选的，所述半导体衬底为硅衬底或者锗衬底，衬底的掺杂类型为p型。
[0024] 可选的，所述掩模层的厚度为3500人~4500A,掩模层为单层结构或者多层结 构，所述单层结构的掩模层为光刻胶掩模层，所述多层结构的掩模层包括覆盖屏蔽介质层 的底部抗反射层、位于底部抗反射层上的光刻胶层以及位于光刻胶层上的顶部抗反射层。
[0025] 与现有技术相比，本发明的技术方案具有以下优点：
[0026] 本发明提供一种高能离子注入方法的实施例，通过在掩模层边缘侧壁形成牺牲侧 墙，提高掩模层边缘部分抵抗高能离子注入轰击的能力，减小掩模层边缘部分的损耗和变 形速度，降低掩模层边缘部分损耗和变形带来的掩模层边缘部分变薄现象，从而屏蔽注入 离子使其不进入非预定注入的有源区，进而保证器件的正常运行。
[0027] 进一步地，形成所述牺牲侧墙的工艺对屏蔽介质层有着较高的选择比，不会损伤 屏蔽介质层以及屏蔽介质层下方的第一类型有源区。去除牺牲侧墙的工艺采用灰化或者高 选择比的湿法刻蚀，也不会损伤屏蔽介质层以及屏蔽介质层下方的第一类型有源区。
【附图说明】
[0028] 图1至图4为本发明一实施例的高能离子注入方法过程的剖面结构示意图；
[0029] 图5至图10为本发明另一实施例的高能离子注入方法过程的剖面结构示意图；
[0030] 图11为本发明一实施例的半导体结构的剖面结构示意图。
【具体实施方式】
[0031] 由【背景技术】可知，在现有技术中，深η阱的形成需要利用高能量离子注入工艺，该 工艺下的注入离子比普通的离子注入速度更快、能量更高，容易产生深η阱面积范围超出 设计范围的现象，造成了器件失