效。
[0032] 所述高能离子注入和普通的离子注入相比，最大的区别在于注入离子的能量，高 能离子注入的注入能量在MeV级别，而普通的离子注入能量在keV级别。高能离子注入中 的离子拥有更高的速度和更大的能量，能够进入注入对象之内较深的位置，最终形成的注 入区也更深。
[0033] 为了进一步说明，本发明提供了一个高能离子注入方法的实施例。
[0034] 参考图1，提供半导体衬底10,所述半导体衬底10中形成有浅沟槽隔离结构11，相 邻的浅沟槽隔离结构11之间的区域为有源区，所述有源区包括第一类型有源区12和第二 类型有源区13 ;所述半导体衬底10为硅衬底或者锗衬底，衬底的掺杂类型是P型衬底。
[0035] 所述第一类型有源区12的区域后续会形成深阱，相对应地，所述第二类型有源区 13后续不需要形成深阱。
[0036] 参考图2,形成覆盖所述半导体衬底10表面的屏蔽介质层14 ;
[0037] 所述屏蔽介质层14为氧化硅或者氮化硅，厚度为30A~50A,屏蔽介质层14的作 用是保护半导体衬底10表面不受后续离子注入轰击损伤，避免形成无定形态的衬底材料。
[0038] 参考图3,在屏蔽介质层14表面形成图形化的掩模层15,所述掩模层15覆盖第二 类型有源区13 ;
[0039] 所述掩模层15的作用是在后续高能离子注入时，屏蔽第二类型有源区13,使其不 被高能离子注入。
[0040] 参考图4,通过高能离子注入，在第一类型有源区12中形成深阱区16。
[0041] 所述深阱区16为深η阱区。
[0042] 作为一个实施例，所述高能离子注入之后还包括了掩模层15的去除以及高温退 火。
[0043] 对上述实施例进行研究发现，在高能离子注入之后，请参考图4,深阱区16不仅形 成在了第一类型有源区12中，还有一部分进入了第二类型有源区13中，而所述第二类型有 源区13是不需要形成深阱区16的。这一现象使得深阱区16超出了芯片设计范围，会造成 第一类型有源区12和第二类型有源区13上的器件失效。通过对制造工艺流程的进一步研 究，发现造成这个现象的原因是：掩模层15被高能量的离子轰击的过程中，其边缘部分的 顶面和侧面暴露在外，受到高能离子的轰击最严重，并且受离子轰击而溅射剥离的掩模层 15材料无法在该区域堆积（所述溅射剥离的掩模层15材料一般为有机物团聚），因此掩模 层15边缘区域损耗最快，从而形成一个小斜坡。该小斜坡在高能离子轰击下又会加速掩模 层15边缘部分的损耗，造成了掩模层15边缘部分严重损耗甚至变形，最终掩模层15边缘 部分的厚度不足以屏蔽高能离子注入，导致一部分离子注入第二类型有源区13中。进一步 地，掩模层15厚度越薄的地方，注入第二类型有源区13的离子数量就越多，在高温退火之 后，就形成了如图4所示形状的深阱区16。
[0044] 为解决上述问题，本发明提供了一种高能离子注入方法的实施例，通过在掩模层 侧壁形成牺牲侧墙，提高掩模层边缘部分抵抗高能离子注入轰击的能力，减小掩模层边缘 部分的损耗和变形速度，降低掩模层边缘部分损耗和变形带来的掩模层边缘部分变薄现 象，从而屏蔽注入离子使其不进入第二类型有源区，进而保证器件的正常运行。
[0045] 为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法 的【具体实施方式】做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比 例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实 际制作中应包含长度、宽度及深度的三维空间尺寸。
[0046] 参考图5,提供半导体衬底100,所述半导体衬底100包括第一类型有源区102和 第二类型有源区103。
[0047] 需要说明的是，所述半导体衬底100中还可以形成有浅沟槽隔离结构，所述浅沟 槽隔离结构可以在形成深阱区之前形成，也可以在形成深阱区之后形成。在本实施例中，以 半导体衬底100中已形成有浅沟槽隔离结构101的情况为例，作示范性说明，请参考图5。 所述浅沟槽隔离结构101位于第一有源区102和第二有源区103交界位置，适于隔离第一 类型有源区102和第二类型有源区103。
[0048] 所述半导体衬底100为硅衬底或者锗衬底，衬底的掺杂类型为P型。所述第一类 型有源区102处后续会形成深阱区，作为一个实施例，所述深阱区为深η阱。所述深η阱的 作用是将深η阱上形成的ρ阱与ρ衬底隔离，减少ρ衬底对ρ阱上形成的器件带来的噪声。
[0049] 参考图6,形成覆盖所述半导体衬底100表面的屏蔽介质层104。
[0050] 所述屏蔽介质层104为氧化硅或者氮化硅，厚度为30Λ:~5〇1，形成所述屏蔽 介质层104的工艺为次常压化学气相沉积、物理气相沉积或者原子层沉积。作为一个实 施例，形成氧化硅的屏蔽介质层104采用次常压化学气相沉积工艺，以四乙基正硅酸盐 (Tetraethyl orthosilicate，TE0S)为反应物在所述半导体衬底100表面形成氧化娃层。
[0051] 所述屏蔽介质层104的作用是，保护半导体衬底100上的第一类型有源区102和 第二类型有源区103,避免其受到后续离子注入工艺的直接轰击而产生损伤，避免形成无定 形态的衬底材料；同时，所述屏蔽介质层104在后续的掩模层去除工艺中，也可以保护半导 体衬底100上的第一类型有源区102和第二类型有源区103不受损伤。
[0052] 参考图7,在所述屏蔽介质层104表面形成图形化的掩模层105,所述掩模层105 覆盖第二类型有源区103。
[0053] 所述掩模层105的厚度为3500A~4500/1，选用所述厚度的掩模层105是为了更 好的屏蔽后续高能离子注入，避免该高能离子进入第二类型有源区103。
[0054] 所述掩模层105可以为单层结构或者多层结构，所述单层结构的掩模层105为光 刻胶掩模层，所述多层结构的掩模层105可以包括覆盖屏蔽介质层104的底部抗反射层、位 于底部抗反射层上的光刻胶层以及位于光刻胶层上的顶部抗反射层。在本实施例中，以掩 模层105为光刻胶掩模层的情况为例，做示范性说明。
[0055] 所述掩模层105的边缘位于浅沟槽隔离结构101表面，需要说明的是，由于掩模层 105的作用是屏蔽离子注入而并非定义图形，只要能够覆盖第二类型有源区103、且在后续 的离子注入中保护第二类型有源区103不被离子注入即可。作为一个实施例，掩模层105 的边缘可以与浅沟槽隔离结构101的中心线对齐。在本实施例中，掩模层105的边缘与浅 沟槽隔离结构101的中心线不对齐，所述掩模层105的边缘与浅沟槽隔离结构101中心线 间隔距离为d，且掩模层105的边缘向第二类型有源区103方向偏移，所述间隔距离d的范 围是50農~lOOOl。间隔距离d的作用是，为了避免后续在掩模层105边缘侧墙形成的牺牲 侧墙覆盖住部分第一类型有源区102。
[0056] 参考图8和图9,形成位于掩模层105边缘侧壁上的牺牲侧墙107。
[0057] 形成所述牺牲侧墙107的步骤包括，形成牺牲层106,所述牺牲层106覆盖掩膜层 105顶面、侧面以及未被掩模层106覆盖的屏蔽介质层104表面，参考图8 ;反向干法刻蚀所 述牺牲层，形成位于掩模层105边缘侧壁上的牺牲侧墙107,参考图9。
[0058] 接下来请参考图8,所述牺牲层106的厚度为50A~1000A。牺牲层1