110上形成η型埋层区150;
[0026] 所述η型埋层区150上形成η型集电区140，η型区140两侧分别邻接第四η型重掺杂 区161和第五η型重掺杂区162,且所述第四、第五η型重掺杂区域与所述第三η型重掺杂区 123相连；
[0027] 所述η型集电区140的硅表面上设置ρ型锗硅层区170,所述ρ型锗硅层区170上形成 η型重掺杂多晶娃层区180，且所述η型重掺杂多晶娃层区180与阴极相连。
[0028]从等效电路上能够看到，上述新型SCR器件是由一个寄生的ρηρ晶体管、一个寄生 的ηρη晶体管和一个寄生ΗΒΤ构成；其中，第一ρ型重掺杂区122、η型阱区120、ρ型阱区130和 第二Ρ型重掺杂区132构成一个ρηρ晶体管;第二η型重掺杂区131、ρ型阱区130、η型阱区120 和第一η型重掺杂区121形成一个ηρη晶体管;η型集电区140、ρ型锗娃区170和η型重掺杂多 晶硅区180形成一个ΗΒΤ; R_nw为η型阱区120电阻，R_pw为ρ型阱区130电阻。
[0029]当ESD事件来临时，SCR器件的阳极电压上升，随之η型重掺杂区123、n型重掺杂区 域161和162的电压上升，使得HBT器件的集电结反偏；当ESD电压大于基极开路的HBT器件的 集电结雪崩击穿电压BV?时，在η型集电区140和ρ型锗硅层区170形成的pn结结面附件产生 大量的电子空穴对；其中，空穴通过正向偏置的由η型重掺杂多晶硅区180和ρ型锗硅层区 170形成的ρη结流向阴极，寄生ΗΒΤ导通。而电子依次通过η型集电区140、η型埋层区150、η型 重掺杂区161和162、η型重掺杂区123、η型阱区120和η型重掺杂区121，最后流入阳极，形成 电流通道。该电子电流流过η型阱区120的电流在1?_11?上产生压降，使ρ型重掺杂区122和η型 阱区120形成的ρη结正偏，使寄生ρηρ管导通；同时，ρηρ管的集电极电流流过ρ型阱区130电 阻尺_口￥，使η型重掺杂区131和ρ型讲区130形成的ρη结正偏，使ηρη管开启；之后，ρηρ管的集 电极电流为ηρη管提供基极电流，且ηρη管的集电极电流为ρηρ管提供基极电流，在寄生ρηρ 管与ηρη管之间产生正反馈机制，SCR导通。因此，该新型SCR器件的触发电压是由基极开路 的HBT器件的集电结雪崩击穿电压BV?决定的，该电压BV CEQ是小于单个由ρ型锗硅层区170 与η型区140所构成ρη结的击穿电压BVcbq的，两者之间的关系为：
[0030]
[0031]其中，β是HBT的直流共发射极电流放大系数，其数值一般从几十到几百；S是一个 结构常数，对于ηρη管的S应等于4，ρηρ管的S应等于2。
[0032]综上所述，本发明提供的基于锗硅异质结工艺的新型SCR器件能有效降低现有SCR 器件的触发电压，另外，该新型SCR器件还能通过HBT结构调节SCR器件的触发电压。
[0033] 实施例2
[0034] 如图3所示为本实施例提供的基于锗硅异质结工艺的新型SCR器件结构示意图及 等效电路，其结构与实施例2的区别在于:所述p型锗硅层区170与η型重掺杂多晶硅层区180 通过外电阻R相连。
[0035]当ESD事件来临时，SCR器件的阳极电压上升，随之η型重掺杂区123、η型重掺杂区 域161和162的电压上升，使得ΗΒΤ器件的集电结反偏。当ESD电压大于BV?时，将在η型集电 区140和ρ型锗硅层区170形成的ρη结结面附件产生大量的电子空穴对;其中，空穴通过电阻 R流向阴极，使由η型重掺杂多晶硅区180和ρ型锗硅层区170形成的ρη结正偏，从而使寄生 ΗΒΤ导通。而电子依次通过η型区140、11型埋层区150、11型重掺杂区161和162、11型重掺杂区 123、η型阱区120和η型重掺杂区121，最后流入阳极，形成电流通道。该电子电流流过η型阱 区120在1?_11￥上产生压降，使ρ型重掺杂区122和η型阱区120形成的ρη结正偏，使寄生ρηρ管 导通。同时，ρηρ管的集电极电流流过ρ型阱区130电阻R_pw，使η型重掺杂区131和ρ型阱区 130形成的ρη结正偏，使ηρη管开启。之后，ρηρ管的集电极电流为ηρη管提供基极电流，且ηρη 管的集电极电流为ρηρ管提供基极电流，在寄生ρηρ管与ηρη管之间产生正反馈机制，SCR导 通。因此，该新型SCR器件的触发电压是由基极与发射极通过外电阻相连的HBT器件的集电 结雪崩击穿电压决定的，且可以通过调整外接电阻的大小来控制SCR器件的触发电压。
[0036]以上所述，仅为本发明的【具体实施方式】，本说明书中所公开的任一特征，除非特别 叙述，均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方 法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
【主权项】
1. 一种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成相 邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有与阳 极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第一种导电类型阱区 内设有与阴极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，其特征在于， 所述第二种导电类型阱区内位于第一种导电类型重掺杂区靠近两阱区邻接处的一侧还设 有另一第二种导电类型重掺杂区；所述硅衬底上还形成有第二种导电类型埋层区，所述第 二种导电类型埋层区上形成第二种导电类型集电区以及第二种导电类型集电区两侧相邻 接的两个第二种导电类型重掺杂区，且所述第二种导电类型集电区两侧相邻接的两个第二 种导电类型重掺杂区与所述第二种导电类型阱区内位于第一种导电类型重掺杂区靠近两 阱区邻接处的一侧的另一第二种导电类型重掺杂区相连，所述第二种导电类型集电区的硅 表面上设置第一种导电类型锗硅层，所述第一种导电类型锗硅层上形成第二种导电类型重 掺杂多晶硅层，所述第二种导电类型重掺杂多晶硅层与阴极相连。2. 按权利要求1所述基于锗硅异质结工艺的SCR器件，其特征在于，所述第一种导电类 型锗硅层与第二种导电类型重掺杂多晶硅层通过外电阻相连。
【专利摘要】本发明属于集成电路的静电放电保护技术领域，涉及一种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，两阱区内分别设有第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第二种导电类型阱区内设有另一第二种导电类型重掺杂区；所述硅衬底上还形成有第二种导电类型埋层区，其上形成第二种导电类型集电区以及集电区两侧相邻接的两个第二种导电类型重掺杂区，且与所述第二种导电类型阱区内另一第二种导电类型重掺杂区相连，集电区的硅表面上依次设置第一种导电类型锗硅层、第二种导电类型重掺杂多晶硅层，重掺杂多晶硅层与阴极相连。本发明能有效降低SCR器件的触发电压。
【IPC分类】H01L27/06, H01L27/02
【公开号】CN105552074
【申请号】CN201510974257
【发明人】刘继芝, 成辉, 刘志伟
【申请人】电子科技大学
【公开日】2016年5月4日
【申请日】2015年12月23日