半导体装置及半导体装置的制造方法
【专利说明】半导体装置及半导体装置的制造方法
[0001][相关申请案]
[0002]本申请案享有2014年11月4日申请的日本专利申请案编号2014 — 224602的优先权的利益，该日本专利申请案的全部内容被弓I用于本申请案中。
技术领域
[0003]本实施方式一般而言涉及一种半导体装置及半导体装置的制造方法。
【背景技术】
[0004]以往有一种半导体装置，其通过将半导体芯片积层为多级而能够降低占有面积。此种半导体装置例如通过将形成有半导体元件或集成电路的基板贴合为多级并切割为半导体芯片单位而制造成。
[0005]在所贴合的各基板的表面一般而言设置有半导体氧化膜，且在各半导体氧化膜的表面的对应的位置，设置有通过贴合基板而连接的多个电极。此处，在将基板彼此贴合的步骤中，所连接的电极的位置存在产生错位的情况。
[0006]该情况下，设置于一基板侧的电极的金属会与设置于另一基板表面的半导体氧化膜直接接触，当在其后进行的热处理步骤中金属向另一基板侧扩散时，对设置于另一基板侧的半导体元件或集成电路的特性带来不良影响。
【发明内容】
[0007]本发明的实施方式提供能够抑制设置于一基板表面的金属电极的金属向贴合于一基板的另一基板扩散的半导体装置及其制造方法。
[0008]根据本实施方式而提供一种半导体装置。半导体装置包括低黏接性膜、一对基板、及金属电极。低黏接性膜相较于半导体氧化膜而对金属的黏接性更低。一对基板隔着所述低黏接性膜而设置。金属电极贯通所述低黏接性膜而连接所述一对基板，且在所述一对基板之间具有较埋设于所述一对基板的部位更细的部位。埋设于一所述基板的所述金属电极的一部分在与另一所述基板上的所述低黏接性膜之间隔着空隙而设置。
【附图说明】
[0009]图1是表示实施方式的半导体装置的示意性的剖面的说明图。
[0010]图2A?图2D是表示实施方式的半导体装置的制造步骤的说明图。
[0011]图3A?图3C是表示实施方式的半导体装置的制造步骤的说明图。
[0012]图4A?图4C是表示实施方式的半导体装置的制造步骤的说明图。
[0013]图5A及图5B是表示实施方式的变形例I的半导体装置的示意性的剖面的说明图。
[0014]图6A及图6B是表示实施方式的变形例2的半导体装置的示意性的剖面的说明图。
【具体实施方式】
[0015]以下参照随附图式对实施方式的半导体装置及半导体装置的制造方法进行详细说明。另外，并非为通过该实施方式来限定本发明。以下，列举将形成有逻辑电路的第I基板与形成有影像传感器的第2基板贴合的所谓的Wafer on Wafer (晶片上晶片)为例进行说明，但本实施方式的半导体装置的制造方法也可采用于Chip on Wafer (芯片上晶片)或Chip on Chip(芯片上芯片)。另外，形成于第I基板或第2基板的电路并不限定于逻辑电路或影像传感器，也可为任意的半导体集成电路。
[0016]图1是表示实施方式的半导体装置I的示意性的剖面的说明图。如图1所示，半导体装置I包括低黏接性膜2、第I基板31及第2基板32、及金属电极4(以下，仅记载为“电极4”)。
[0017]低黏接性膜2为由相较于半导体氧化膜(例如未添加杂质的氧化硅膜)而对金属的黏接性更低的材料形成的膜。此处的相较于半导体氧化膜而对金属的黏接性更低的材料，例如包含氮化娃、添加有碳的氮化娃、添加有碳的氧化娃等的绝缘膜、或Low-k材料等。
[0018]此种低黏接性膜2是将设置于贴合前的第I基板31表面的第I低黏接性膜21与设置于贴合前的第2基板32表面的第2低黏接性膜22贴合而成。
[0019]第I基板31及第2基板32例如为硅晶片等半导体基板。第I基板31在内部形成有逻辑电路(省略图示)。第2基板32在内部形成有影像传感器(省略图示)。这些第I基板31及第2基板32隔着低黏接性膜2而设置。
[0020]电极4例如由铜形成，且贯通低黏接性膜2而连接形成于第I基板31内的逻辑电路与形成于第2基板32内的影像传感器。另外，电极4的材料也可为除铜以外的金属。
[0021]此种电极4包括埋入至第I基板31的部位(以下，记载为“第I部位41”)、及埋入至第2基板32的部位(以下，记载为“第2部位42”)。进而，电极4包括连接第I部位41与第2部位42的部位(以下，记载为“第3部位43”)。第3部位43的宽度d3窄于第I部位41的宽度dl及第2部位42的宽度d2。
[0022]此外，半导体装置I在电极4的第I部位41与第I基板31及第I低黏接性膜21之间，包括由钽或氮化钽形成的阻隔金属23。此外，半导体装置I在电极4的第2部位42与第2基板32及第2低黏接性膜22之间，包括由例如钽或氮化钽形成的阻隔金属24。
[0023]此外，埋设于一基板即第I基板31的电极4的一部分即第I部位41，在与另一基板即第2基板32上的第2低黏接性膜22之间隔着空隙51而设置。此外，埋设于另一基板即第2基板32的电极4的一部分即第2部位42，在与一基板即第I基板31上的第I低黏接性膜21之间隔着空隙52而设置。
[0024]由此，在半导体装置I中，第I部位41的周面中与第2基板32对向的部位不会接触于第2低黏接性膜22，因此能够防止第I部位41的金属经由第2低黏接性膜22向第2基板32侧扩散。
[0025]同样，在半导体装置I中，第2部位42的周面中与第I基板31对向的部位不会接触于第I低黏接性膜21，因此能够防止第2部位42的金属经由第I低黏接性膜21向第I基板31侧扩散。
[0026]此外，根据半导体装置1，能够通过阻隔金属23而防止自电极4的第I部位41向第I基板31的金属扩散，且能够通过阻隔金属24而防止自电极4的第2部位42向第2基板32的金属扩散。
[0027]其次，参照图2A?图4C对半导体装置I的制造方法进行说明。图2A?图4C是表示实施方式的半导体装置I的制造步骤的说明图。在制造半导体装置I的情况下，首先如图2A所示，准备在内部形成有逻辑电路(省略图示)的第I基板31。
[0028]然后，如图2B所示，在第I基板31的表面通过例如氮化硅、添加有碳的氮化硅、添加有碳的氧化硅等的绝缘膜、或Low-k材料等而形成第I低黏接性膜21。
[0029]由此，能够形成相对于其后形成的电极4的材料即铜的黏接性更低的第I低黏接性膜21。另外，第I低黏接性膜21通过例如CVD (Chemical Vapor Deposit1n，化学气相沉积)形成。在通过有机系的Low-k材料形成第I低黏接性膜21的情况下，也可通过旋涂机形成第I低黏接性膜21。
[0030]此外，此处，在第I基板31的表面形成有第I低黏接性膜21，但也可于在第I基板31的表面形成有氧化硅膜作为层间绝缘膜之后，在氧化硅膜的表面形成第I低黏接性膜
21ο
[0031]继而，如图2C所示，于在第I低黏接性膜21的表面涂布抗蚀剂6之后，通过光刻将电极4的形成预定位置上的抗蚀剂6除去而形成开口 61。
[0032]然后，如图2D所示，使用抗蚀剂6作为掩模对第I低黏接性膜21及第I基板31进行例如RIE (Reactive 1n Etching，反应性离子蚀刻)等各向异性蚀刻，由此在第I基板31形成