半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，更特别地，涉及一种半导体装置。
【背景技术】
[0002]照惯例，在P掺杂区(P doped reg1n)和N掺杂区(N doped reg1n)之间设有至少一个浅沟槽绝缘体(shallow trench insulator,STI)，以使该P掺杂区和该N掺杂区隔开。图1是现有技术提供的具有浅沟槽绝缘体101的半导体装置100的示意图。如图1所示，P掺杂区103和N掺杂区105之间设有一个浅沟槽绝缘体101。因此，由于浅沟槽绝缘体101的材料不导电，电流路径CP必须绕过该浅沟槽绝缘体101，其中，该电流路径CP用于传输从P掺杂区103到N掺杂区105的电流。在这种情况下，该电流路径CP较长，以至于用于该半导体装置的充电/放电时间也相应地延长，这可能会引起一些缺点。例如，若应用该半导体装置100作为静电放电(electrostatic discharge，ESD)装置，贝Ij由于该半导体装置100具有低放电速度，由这些装置保护的电路很容易被破坏。
【发明内容】
[0003]有鉴于此，本发明的目的之一在于提供一种半导体装置，以解决上述问题。
[0004]在一实施例中，本发明公开了一种包括基板的半导体装置，该基板包括:第一类型的阱；第二类型的第一掺杂区，设于该第一类型的阱中；第二类型的阱，与该第一类型的阱邻近；以及第一类型的第一掺杂区，掺杂在该第二类型的阱中。其中，该基板不包括设于该第二类型的第一掺杂区、该第一类型的阱、该第二类型的阱以及该第一类型的第一掺杂区形成的电流路径中的隔离材料。
[0005]在一些实施例中，该第一类型是N型，以及该第二类型是P型。在另一些实施例中，该第一类型是P型，以及该第二类型是N型。
[0006]采用本发明，可以提高放电速度，减少放电时间。
[0007]本领域技术人员在阅读各种附图中示出的优选实施例的下述详细的描述过后，可以毫无疑义地理解本发明的这些以及其它目的。
【附图说明】
[0008]图1是现有技术提供的具有浅沟槽绝缘体101的半导体装置100的示意图；
[0009]图2(a)、图3(a)、图4(a)、图5(a)、图6(a)、图7(a)分别是本发明实施例提供的半导体装置的俯视图(top view)，该半导体装置没有硅化物；
[0010]图2(b)、图3(b)、图4(b)、图5(b)、图6(b)、图7(b)是本发明实施例提供的分别与图2(a)、图3(a)、图4(a)、图5(a)、图6(a)、图7(a)对应的半导体装置的截面图，该半导体装置没有硅化物；
[0011]图8(a)-图10(b)是本发明实施例提供的半导体装置的截面图，该半导体装置具有硅化物；
[0012]图11是本发明实施例提供的一种电压供给电路1100的电路图。
【具体实施方式】
[0013]以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征，并非用来限制本发明的范畴。在通篇说明书及以下权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“親接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
[0014]其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
[0015]图2至图7是本发明实施例提供的半导体装置的俯视图及截面图。在以下实施例中，为了说明的简洁，应用第一类型和第二类型来分别表示N型或P型。然而，在不同的实施例中，该第一类型和该第二类型可以表示不同的含义。例如，为方便说明，在图2、图4、图6、图8(a)、图9(a)、图10(a)的实施例中，该第一类型表示N型，该第二类型表示P型。反之，在图
3、图5、图7、图8(b)、图9(b)、图10(b)的实施例中，该第一类型表示P型，该第二类型表示N型。以下实施例也可以由娃可控整流器(Silicon Controlled Rectifier，SCR)实现，对此本发明实施例并不做任何限制。
[0016]请参照图2，其中，图2(b)是本发明实施例提供的半导体装置200的截面图，该半导体装置没有硅化物。图2(a)是图2(b)所示半导体装置200的俯视图。半导体装置200包括基板(substrate#。该基板S包括:第一类型的阱(well)W_l;设于该第一类型的阱W_1中的第二类型的第一掺杂区D_21;与该第一类型的阱W_1邻近的第二类型的阱W_2;掺杂在该第二类型的阱胃_2中的第一类型的第一掺杂区D_ll。基板S不包括隔离材料(如上述浅沟槽绝缘体)，所述隔离材料设于由该第二类型的第一掺杂区D_21、该第一类型的阱胃_1、该第二类型的阱胃_2以及该第一类型的第一掺杂区0_11形成的电流路径CP中。在本实施例中，该电流路径CP从电路的输入输出端点1至VSS，提供给该第一类型的第一掺杂区D_11。
[0017]在图2的实施例中，半导体装置200还可以包括第一导电材料CM_1和第二导电材料CM_2(如聚硅化物，poly silicide)。第一导电材料CM_1设于第一类型的阱W_1和第二类型的阱W_2之上，而不是设于第一类型的第一掺杂区0_11和第二类型的第一掺杂区D_21之上。此外，第二导电材料CM_2设于第二类型的阱W_2之上而不是设于第一类型的第一掺杂区D_11之上。第一导电材料CM_1和第二导电材料CM_2可以接收不同的电压TP、TN，以协助电流的传输。
[0018]此外，半导体装置200还可以包括:设于第二类型的阱W_2中的第一类型的第二掺杂区D_12和设于第二类型的阱W_2中的第二类型的第二掺杂区D_22。该第一类型的第二掺杂区D_12和该第二类型的第二掺杂区D_22可以协助电流的传输。该第二类型的第二掺杂区D_22和该第一类型的第二掺杂区D_12设于第一类型的第一掺杂区D_ll和第二类型的第一掺杂区D_21之间。在这种情况下，第一导电材料CM_1设在位于第二类型的第一掺杂区D_21和第二类型的第二掺杂区D_22之间的区域之上。第二导电材料CM_2设在位于第一类型的第一掺杂区0_11和第一类型的第二掺杂区D_12之间的区域之上。
[0019]请注意，在制造该半导体装置200的过程中，如图2所示，可以提供保护材料(如Resistor Protect1n Oxide，RP0)P_1。通过这种方式，在保护材料P_1的位置上不会产生娃化物(Si I i c i de)。请参照图8 (a)，图8 (a)示出了图2的结构还包括娃化物SI的截面图。如图8(a)所示，在图2所示的保护材WP_1的位置上不会产生硅化物SI。至于更多细节，硅化物SI未设在第一类型的阱Wj的至少一部分之上，其中，第一类型的阱胃_1的该至少一部分与第二类型的第一掺杂区0_21邻近；以及硅化物SI未设在第二类型的第一掺杂区0_21的至少一部分之上，其中，第二类型的第一掺杂区D_21的该至少一部分与第一类型的阱W_1邻近。
[0020]此外，图2的半导体装置200还可以包括:掺杂在第一类型的阱W_1中的第一类型的第三掺杂区D_13，该第一类型的第三掺杂区D_13与第二类型的第一掺杂区D_21不接触;掺杂在第二类型的阱W_2中的第二类型的第三掺杂区D_23，该第二类型的第三掺杂区D_23与第一类型的第一掺杂区0_11接触。保护材料P_1覆盖第一类型的第三掺杂区D_13的一部分。因此，在图8(a)中，没有硅化物设在第一类型的阱W_1的至少一部分之上，其中，第一类型的阱评_1的该至少一部分与第一类型的第三掺杂区D_13邻近；以及，没有硅化物设在第一类型的第三掺杂区D_13的至少一部分之上，其中，第一类型的第三掺杂区D_13的该至少一部分与第一类型的阱评_1邻近。本实施例中，第一类型的第三掺杂区D_13耦接于操作电压VDD，以及第二类型的第三掺杂区D_23耦接于另一操作电压VSS。
[0021]至于图3所示的实施例，其中，图3(b)是本发明实施例提供的半导体装置300的截面图，该半导体装置没有硅化物。图3(a)是图3(b)所示半导体装置300的俯视图。半导体装置300包括与半导体装置200类似的结构。区别之一是图3中的第一类型从N型更换为P型，第二类型从P型更换为N型。此外，操作电压VDD和VSS被交换。此外，电流路径CP是反向的(isinversed)，因此，该电流路径CP从提供给第一类型的第一掺杂区D_11的操作电压VDD至10。此外，电压TP、TN被交换。图8(b)示出了半导体装置300包括硅化物SI的截面图。基于图2的描述，可以清楚地理解用于半导体装置300的其它结构和操作，因此，为了简洁起见此处不再赘述。
[0022]请参照图4，图4(b)是本发明实施例提供的半导体装置400的截面图，该半导体装置没有硅化物。图4(a)是图4(b)所示半导体装置400的俯视图。图4中半导体装置400的基板S也可以包括第一类型的阱W_l、第二类型的第一掺杂区0_21、第二类型的阱W_2、第一类型的第一掺杂区D_ll、第一类型的第三掺杂区0_13以及第二类型的第三掺杂区D_23。然而，半导体装置400仅包括第二类型的第二掺杂区D22，而不是包括图2中的第一导电材料CM1、第二导电材料CM2、第一类型的第二掺杂区0_12以及第二类型的第二掺杂区D_22。在半导体装置400中，第二类型的