[0059]如图1和图2所示，根据该实施例的液晶装置100具有被设置为彼此相对的元件基板10和对置基板20，介于这对基板之间的液晶层50，等等。
[0060]元件基板10大于对置基板20，并且这两个基板经由设置为框架形状的密封材料52而粘合，并且液晶层50由被封装在基板之间的间隙中的液晶构成，液晶具有正或负的介电各向异性。密封材料52例如是诸如热固或紫外固化环氧树脂之类的粘合剂，并且在密封材料52中混入用于使该对基板保持恒定间隔的间隔物(从图中省略)。
[0061]在设置为框架形状的密封材料52的内侧，同样将遮挡膜53设置为框架形状。遮挡膜53例如由具有遮光性质的金属、金属化合物等形成，遮挡膜53的内侧为显示区域E。在显示区域E中，将多个像素P设置为矩阵形式。
[0062]数据线驱动电路101被设置在第一侧与沿着第一侧的密封材料52之间，在第一侧设置元件基板10的多个外部电路连接端子102。采样电路7被设置在沿着第一侧的密封材料52与显示区域E之间。扫描线驱动电路104被设置在沿着第二侧和第三侧的密封材料52与显示区域E之间，第二侧和第三侧与第一侧正交并且第二侧和第三侧彼此相对。接合两个扫描线驱动电路104的配线105被设置在沿着与第一侧相对的第四侧的密封材料52与显示区域E之间。此外，路由配线(routing wiring)90被设置以将数据线驱动电路101、采样电路7和扫描线驱动电路104与外部电路连接端子102进行电连接。
[0063]数据线驱动电路101包括预充电电路。
[0064]如图2所示，元件基板1具有基板本体IOa，在基板本体I Oa的液晶层50侧的表面上形成的TFT 30和像素电极9a，覆盖像素电极9a的取向膜18，等等。基板本体1a例如由诸如石英或玻璃之类的透明材料构成。此外，TFT 30和像素电极9a是像素P的构成元件。下面将描述像素P的细节。
[0065]此外，尽管图中未示出，但是除了数据线驱动电路101、采样电路7和扫描线驱动电路104之外，还在元件基板10上设置下面将描述的静电防护电路300(请参考图3A)。除此之夕卜，还可以设置诸如用于在制造期间或出货时检查液晶装置100的质量、缺陷等的检查电路之类的半导体电路。
[0066]对置基板20具有对置基板本体20a，以及按顺序层叠在对置基板本体20a的液晶层50侧的表面上的遮挡膜53、绝缘膜22、对置电极23、取向膜24等。对置基板本体20例如由诸如石英或玻璃之类的透明材料构成。
[0067]遮挡膜53以平面的方式与图1所示的采样电路7、扫描线驱动电路104等重叠，并且具有以下作用:即，通过遮挡从对置基板20侧入射的光，防止这些电路因光而导致错误操作。此外，遮挡膜53通过充当遮挡物以使不必要的杂散光不入射到显示区域E中，来确保显示区域E的显示中的高对比度。
[0068]绝缘膜22例如由诸如氧化硅之类的无机材料形成，并且被设置为具有透光性且覆盖遮挡膜53。此外，绝缘膜22还充当平坦化层，该层减小因遮挡膜53而在基板上产生的不平整。
[0069]对置电极23例如由诸如ITO之类的透明导电膜形成，并且遍及显示区域E而形成，以及覆盖绝缘膜22。对置电极23通过如图1所示的设置在对置基板20的四个角处的垂直导通部106而与元件基板10侧的配线电连接。
[0070]覆盖像素电极9a的取向膜18和覆盖对置电极23的取向膜24基于液晶装置100的光学设计来设定，并且在该实施例中，由诸如氧化硅之类的无机材料构成的倾斜气相沉积膜(无机取向膜)配置而成。此外，诸如聚酰亚胺之类的有机取向膜可被用于取向膜18和24。
[0071]如图3所示，低电位电源VSSY的电位和高电位电源VDDY的电位经由外部电路连接端子102和扫描线驱动电路电源配线94被从外部电路提供到扫描线驱动电路104。低电位电源VSSY的电位是接地电位(基准电位)，也就是说，被提供到扫描线驱动电路104的电位当中的最低电位。高电位电源VDDY的电位高于低电位电源VSSY的电位，并且是被提供到扫描线驱动电路104的电位当中的最高电位。此外，Y时钟信号CLY、反向Y时钟信号CLYB、Y启动脉冲信号DY经由外部电路连接端子102和扫描线驱动电路信号配线95被从外部电路提供到扫描线驱动电路104。扫描线驱动电路104基于这些信号依次产生扫描信号Gl到Gm，并且将所产生的信号输出到扫描线11a。
[0072 ] 低电位电源VSSX的电位和高电位电源VDDX的电位经由外部电路连接端子102和数据线驱动电路电源配线91被从外部电路提供到数据线驱动电路101。低电位电源VSSX的电位是接地电位(基准电位)，也就是说，被提供到数据线驱动电路101的电位当中的最低电位。高电位电源VDDX的电位高于低电位电源VSSX的电位，并且是被提供到数据线驱动电路101的电位当中的最高电位。此外，X时钟信号CLX、反向X时钟信号CLXB、X启动脉冲信号DX、数据使能信号ENBX1、ENBX2、ENBX3和ENBX4、以及预充电信号NRG经由外部电路连接端子102和数据线驱动电路信号配线92被从外部电路提供到数据线驱动电路101。当输入X启动脉冲信号DX时，数据线驱动电路101以基于X时钟信号CLX(和反向X时钟信号CLXB)的时序依次产生并输出采样信号SI到Sn。
[0073]公共电位LCCOM经由外部电路连接端子102和公共电极配线97被从外部电路提供到对置电极23。此外，公共电位LCCOM经由公共电极配线97和电容器线60被提供到形成附加电容器70的一个电极(下电极71)(请参考图3B)。
[0074]采样电路7设置有采样晶体管7s，该晶体管对视频信号VIDl到VID6进行采样并将所采样的信号提供到数据线6a。数据线6a经由采样晶体管7s与视频信号线96连接。视频信号VIDl到VID6的电位经由外部电路连接端子102和视频信号线96被提供到采样电路7。此夕卜，采样信号SI到Sn针对每个采样晶体管7s被从数据线驱动电路101提供到采样电路7。当输入采样信号SI到Sn时，采样电路7根据采样信号SI到Sn依次将视频信号VSl到VSn提供到与采样晶体管7s对应的数据线6a。
[0075]如图3A和图3B所示，显示区域E设置有多个扫描线Ila和多个数据线6a作为正交且彼此绝缘的信号线，还设置有相对于扫描线Ila平行延伸的电容器线60。像素电极9a、TFT30和附加电容器70被设置在由扫描线Ila和数据线6a划分的区域中并且这些构成像素P的像素电路。
[0076]视频信号VSl到VSn被提供到的数据线6a与TFT30的源电极进行电连接。被写入数据线6a的视频信号VSl到VSn可以此顺序按照线顺序性被提供，也可以针对就彼此相邻的多个数据线6a而言的每个组被提供。在该实施例中，视频信号VSl到VSn与在六相中以串-并的方式排列的视频信号VIDl到VID6中的每一者对应，并且针对就六个数据线6a构成的组而言的每个组被提供。视频信号的相排列数(即，以串-并的方式排列的视频信号的序列数)不限于六相，例如，可以具有这样的配置:在该配置中，在多相(诸如九相、十二相或二十四相)中排列的视频信号针对数据线6a(数据线6a以与视频信号的相排列数对应的数目分组)构成的组被提供。
[0077]扫描信号被提供到的扫描线Ila与TFT30的栅电极3a(请参考图4)连接。扫描信号Gl到Gm以此顺序按照线顺序被提供到扫描线Ila和栅电极3a。像素电极9a与TFT 30的漏电极进行电连接。
[0078]液晶装置100被配置为，使得从数据线6a提供的视频信号VSl到VSn通过TFT30以预定的时序经由TFT 30被写入像素电极9a，TFT 30是开关元件，由于扫描信号Gl到Gm的输入，TFT 30在特定时间段内处于接通状态。然后，经由像素电极9a被写入液晶层50的预定电平的视频信号VSl到VSn在特定时间段内被保持在像素电极9a与对置电极23之间，对置电极23被设置为经由液晶层50与像素电极9a相对。
[0079 ]附加电容器70以与在像素电极9a与对置电极23之间形成的液晶电容器平行的方式被附加，以便防止被保持的视频信号VSl到VSn漏电。附加电容器70被设置在TFT 30的漏与电容器线60之间。附加电容器70具有与像素电极9a连接的上电极73和与电容器线60连接的下电极71。如上所述，公共电位LCCOM经由公共电极配线97和电容器线60被提供到下电极71。
[0080]液晶装置100是透射型装置，并且采用包括具有清晰显示的常白模式或具有暗显示的常黑模式的光学设计，在常白模式下，未施加电压时的像素P的透射率大于施加电压时的透射率，在常黑模式下，未施加电压时的像素P的透射率小于施加电压时的透射率。根据此光学设计，通过在光入射侧和光照射侧中的每一者处排列偏振元件(图中省略)来使用液晶装置100。
[0081](配线的概要和静电防护电路的设置)接下来参考图3A描述在液晶装置100中设置的配线的概要和具有本发明特征的静电防护电路300的设置位置。
[0082]如上所述，液晶装置100具有数据线驱动电路电源配线91(用于将电源提供到数据线驱动电路101)、数据线驱动电路信号配线92(用于将驱动用信号提供到数据线驱动电路101)、扫描线驱动电路电源配线94(用于将电源提供到扫描线驱动电路104)、扫描线驱动电路信号配线95(用于将驱动用信号提供到扫描线驱动电路104)、视频信号线96(用于将视频信号VIDl到VID6提供到采样电路7)、公共电极配线97(用于将公共电位LCCOM提供到公共电极(对置电极23和下电极71))，等等。
[0083]此外，液晶装置100具有静电防护电路300，该电路具有本发明的特征。
[0084]低电位电源VSSX的电位被提供到一个数据线驱动电路电源配线91，高电位电源VDDX的电位(高电位)被提供到另一数据线驱动电路电源配线91。此外，低电位电源VSSY的电位被提供到一个扫描线驱动电路电源配线94，高电位电源VDDY的电位被提供到另一扫描线驱动电路电源配线94。
[0085]低电位电源VSSX的电位被提供到的数据线驱动电路电源配线91和低电位电源VSSY的电位被提供到扫描线驱动电路电源配线94是本发明中的“第一电源配线”的例子，在下文中被称为低电位电源配线VSS。
[0086]高电位电源VDDX的电位被提供到的数据线驱动电路电源配线91和高电位电源VDDY的电位被提供到的扫描线驱动电路电源配线94是本发明中的“第二电源配线”的例子，在下文中被称为高电位电源配线VDD。
[0087]Y时钟信号CLY、反向Y时钟信号CLYB、Y启动脉冲信号DY等被提供到扫描线驱动电路信号配线95<^时钟信号0^、反向乂时钟信号0^^3启动脉冲信号0乂、数据使能信号ENBXl、ENBX2、ENBX3和ENBX4、以及预充电信号NRG被提供到数据线驱动电路信号配线91。视频信号VIDl到VID6被提供到视频信号线96。公共电位LCCOM被提供到公共电极配线97。
[0088]Y时钟信号CLY、反向Y时钟信号CLYB、Y启动脉冲信号DY、X时钟信号CLX、反向X时钟信号CLXB、X启动脉冲信号DX、数据使能信号ENBX1、ENBX2、ENBX3和ENBX4、预充电信号NRG、视频信号VIDl到VID6、以及公共电位LCCOM的电位位于低电位电源配线VSS的电位与高电位电源配线VDD的电位之间。
[0089]换言之，数据线驱动电路信号配线92、扫描线驱动电路信号配线95、视频信号线96和公共电极配线97的电位位于低电位电源配线VSS的电位与高电位电源配线VDD的电位之间。
[0090]在此，数据线驱动电路信号配线92、扫描线驱动电路信号配线95、视频信号线96和公共电极配线97是本发明中的“信号配线”的例子，在下文中被称为信号配线SL。
[0091]如图3A和图3B所示，静电防护电路300被设置在外部电路连接端子102与半导体电路(数据线驱动电路11、采样电路7和扫描线驱动电路104)之间。静电防护电路300被设置在低电位电源配线VSS、高电位电源配线VDD和信号配线SL中的每一者中。
[0092]下面将给出详细描述，但是，静电防护电路300与低电位电源配线VSS、高电位电源配线VDD和信号配线SL进行电连接。例如，在图中被设置在低电位电源配线VSS中的静电防护电路300也与高电位电源配线VDD和信号配线SL(图中省略)进行电连接。在图中被设置在高电位电源配线VDD中的静电防护电路300也与低电位电源配线VSS和信号配线SL(图中省略)进行电连接。在图中被设置在信号配线SL中的静电防护电路300也与低电位电源配线VSS和高电位电源配线VDD(图中省略)进行电连接。
[0093](像素的配置)图4是示出构成像素的每个构成要素的位置关系的示意性截面图，并且通过能够清楚地示出这些要素之间的关系的比例来表示。接下来参考图4描述像素P的具体配置。
[0094]如图4所示，像素P具有包括扫描线Ila等的第一层、包括TFT30等的第二层、包括数据线6a等的第三层、包括附加电容器70等的第四层、包括像素电极9a、取向膜18等的第五层(最高层)，这些层依次在基板本体10上层叠。底部绝缘膜12被设置在第一层与第二层之间，第一层间绝缘膜41被设置在第二层与第三层之间，第二层间绝缘膜42被设置在第三层与第四层之间，第三层间绝缘膜43被设置在第四层与第五层之间，这些绝缘膜防止上述每个要素发生短路。
[0095](第一层的配置一扫描线等一)由硅化钨形成的扫描线Ila被设置在第一层中。例如可以使用硅化钨之外的氮化钛、钨等作为构成扫描线Ua的材料。扫描线Ila具有遮光性质，遮挡要不然可能从下侧入射到TFT 30上的光，并且抑制由光导致的TFT 30的错误操作。
[0096](第二层的配置一TFT等一)接着，设置包括栅电极3a的TFT30作为第二层。TFT 30由栅电极3a(由导电多晶硅和硅化钨形成)、半导体层Ia(由多晶硅形成)和栅绝缘膜2(由使栅电极3a和半导体层Ia绝缘的氧化硅形成)配置而成。半导体层Ia具有高浓度源区la、沟道区la’、高浓度漏区le、在高浓度源区Id与沟道区la’之间形成的结合区(低浓度源区lb)、以及位于沟道区la’与高浓度漏区Ie之间的结合区(低浓度漏区lc)。栅绝缘膜2被设置为覆盖半导体层Ia和底部绝缘膜12。此外，栅电极3a被设置为与插入栅绝缘膜2的半导体层Ia的沟道区la’相对。
[0097](第一层与第二层之间的配置一底部绝缘膜等一)由氧化硅形成的底部绝缘膜12被设置在扫描线Ila与半导体层Ia之间。底部绝缘膜12在不与半导体层Ia接触的区域中被栅绝缘膜2覆盖。接触孔12cv被设置在扫描线Ila上的底部绝缘膜12和栅绝缘膜2中。栅电极3a被设置为填充接触孔12cv，栅电极3a和扫描线Ila经由接触孔12cv彼此连接并且具有相同的电位。
[0098](第三层的配置一数据