1处于非导通状态。第二 η型晶体管330-2的栅333-2a相对于漏335-2具有负电位，并且第二 η型晶体管330-2处于非导通状态。第二 P型晶体管310-2的栅313-2a相对于漏315-2具有正电位，并且第二 P型晶体管310-2处于非导通状态。
[0170]出于该原因，如图1OB所示，因静电而被施加到高电位电源配线VDD上的正电荷PC被分散到三个晶体管(即，第一P型晶体管310-1、第二η型晶体管330-2和第二P型晶体管310-2)并作用于这三个晶体管。在使用本领域的公知技术中的静电防护电路的情况下，上述正电荷PC仅局部作用于第一 P型晶体管310-1。当正电荷PC仅局部作用于第一 P型晶体管310-1时，与正电荷PC被分散并作用于三个晶体管的情况相比，第一P型晶体管310-1容易遭受不可挽回的静电损害。由于因静电而被施加到高电位电源配线VDD上的正电荷PC的影响在静电防护电路300中被分散到三个晶体管，因此，与使用本领域的公知技术中的静电防护电路的情况相比，第一P型晶体管310-1、第二η型晶体管330-2和第二P型晶体管310-2不容易遭受不可挽回的静电损害。
[0171]这样，可以使得第一静电防护电路301和第二静电防护电路302难以由于因静电被施加到高电位电源配线VDD上的正电荷PC而被击穿，以便以稳定的方式长时间地操作第一静电防护电路301和第二静电防护电路302，并且以稳定的方式抑制静电影响。
[0172]当负电荷NC因静电而被施加到信号配线SL上时，第一η型晶体管330-1的栅333-la相对于漏335-1具有正电位，并且第一 η型晶体管330-1处于导通状态。第一 P型晶体管310-1的栅313-la相对于漏315-1具有正电位，并且第一 P型晶体管310-1处于非导通状态。
[0173]出于该原因，如图1lA所示，因静电而被施加到信号配线SL上的负电荷NC经由处于导通状态的第一η型晶体管330-1被释放到低电位电源配线VSS。这样，由于被施加到信号配线SL上的负电荷NC经由处于导通状态的第一 η型晶体管330-1被释放到低电位电源配线VSS，因此，由负电荷NC导致的信号配线SL中的电位变化被抑制，并且与信号配线SL进行电连接的半导体电路(采样电路7、数据线驱动电路101和扫描线驱动电路104)不容易遭受不可挽回的静电损害(例如，静电击穿)。
[0174]当正电荷PC因静电而被施加到信号配线SL上时，第一η型晶体管330-1的栅333-la相对于漏335-1具有负电位，并且第一 η型晶体管330-1处于非导通状态。第一 P型晶体管310-1的栅313-la相对于漏315-1具有负电位，并且第一 P型晶体管310-1处于导通状态。
[0175]出于该原因，如图1lB所示，因静电而被施加到信号配线SL上的正电荷PC经由处于导通状态的第一P型晶体管310-1被释放到高电位电源配线VDD。由于被施加到信号配线SL上的正电荷PC经由处于导通状态的第一P型晶体管310-1被释放到高电位电源配线VDD，因此，由正电荷PC导致的信号配线SL中的电位变化被抑制，并且与信号配线SL进行电连接的半导体电路(采样电路7、数据线驱动电路101和扫描线驱动电路104)不容易遭受不可挽回的静电损害。
[0176]低电位电源配线VSS和高电位电源配线VDD是将电力提供到半导体电路(采样电路
7、数据线驱动电路101和扫描线驱动电路104)的配线，信号配线SL是提供驱动液晶装置100的信号的配线，与信号配线SL相比，大电流在低电位电源配线VSS和高电位电源配线VDD中流动。出于该原因，低电位电源配线VSS和高电位电源配线VDD的面积大于信号配线SL的面积，也就是说，低电位电源配线VSS和高电位电源配线VDD的配线电容大于信号配线SL的配线电容，与信号配线SL相比，低电位电源配线VSS和高电位电源配线VDD更容易传导大电流。
[0177]假设其中相同量的电荷因静电而被施加到低电位电源配线VSS、高电位电源配线VDD和信号配线SL的情况，与具有大面积(配线电容)的低电位电源配线VSS和高电位电源配线VDD相比，具有小面积(配线电容)的信号配线SL具有较大的电位变化。此外，与具有小配线电容的信号配线SL相比，具有大配线电容的低电位电源配线VSS和高电位电源配线VDD具有较小的电位变化。在此方式中，静电影响在低电位电源配线VSS、高电位电源配线VDD和信号配线SL中不同。
[0178]如图1lA和图1lB所示，因静电而被施加到信号配线SL上的负电荷NC或正电荷PC被释放到低电位电源配线VSS或高电位电源配线VDD，并且由静电导致的信号配线SL中的电位变化减小。由于与电荷被施加到的一侧的配线(信号配线SL)相比，电荷被释放到的一侧的配线(低电位电源配线VSS和高电位电源配线VDD)具有较大的配线电容，因此，即使释放电荷，电荷被释放到的一侧的配线(低电位电源配线VSS和高电位电源配线VDD)中的电位变化也小于电荷被施加到的一侧的配线(信号配线SL)中的电位变化。这样，通过与电荷被施加到的一侧的配线(信号配线SL)相同的方式，在电荷被释放到的一侧的配线(低电位电源配线VSS和高电位电源配线VDD)中，静电导致的缺陷(不可挽回的静电损害)也受到抑制。
[0179]在此方式中，因静电导致的电荷被释放到的一侧的配线更优选地为具有大配线电容的配线(低电位电源配线VSS和高电位电源配线VDD)，而非具有小配线电容的配线(信号配线SL)。
[0180]如图9B和1A所示，因静电而被施加到低电位电源配线VSS或高电位电源配线VDD上的负电荷NC或正电荷PC被分散并释放到信号配线SL和电源配线(低电位电源配线VSS或高电位电源配线VDD中的任一者)，并且由静电导致的低电位电源配线VSS或高电位电源配线VDD中的电位变化减小。
[0181]例如，在使用本领域的公知技术中的静电防护电路的情况下，因静电而被施加到低电位电源配线VSS或高电位电源配线VDD上的负电荷NC或正电荷PC仅被释放到信号配线SL。在这种情况下，由于与电荷被施加到的一侧的配线(低电位电源配线VSS和高电位电源配线VDD)相比，电荷被释放到的一侧的配线(信号配线SL)具有较小的配线电容，因此，当释放电荷时，电荷被释放到的一侧的配线(信号配线SL)中的电位变化大于电荷被施加到的一侧的配线(低电位电源配线VSS和高电位电源配线VDD)中的电位变化。也就是说，通过将因静电而被施加到低电位电源配线VSS或高电位电源配线VDD上的负电荷NC或正电荷PC仅释放到信号配线SL，信号配线SL中出现大电位变化，并且存在这样的问题:S卩，与信号配线SL进行电连接的半导体电路(采样电路7、数据线驱动电路101和扫描线驱动电路104)将遭受不可挽回的静电损害。
[0182]在静电防护电路300中，因静电而被施加到低电位电源配线VSS或高电位电源配线VDD上的负电荷NC或正电荷PC被分散并释放到信号配线SL和电源配线(低电位电源配线VSS或高电位电源配线VDD中的任一者)这两者。这样，与使用本领域的公知技术中的静电防护电路的情况相比，电荷被释放到的一侧的配线(信号配线SL)中的电位变化小，并且与信号配线SL进行电连接的半导体电路(采样电路7、数据线驱动电路101和扫描线驱动电路104)不容易遭受不可挽回的静电损害。
[0183]此外，根据电荷被释放到的一侧的配线的配线电容，因静电而被施加的电荷的释放容易度不同。详细而言，与电荷被释放到的一侧的配线的配线电容小的情况相比，在电荷被释放到的一侧的配线的配线电容大的情况下，更容易释放因静电而被施加的电荷。因此，与电荷被释放到的一侧的配线的配线电容小的情况相比，在电荷被释放到的一侧的配线的配线电容大的情况下，可以更快地释放因静电而被施加的电荷。当快速释放因静电而被施加的电荷时，静电被施加到的一侧的配线中的电位变化也减小。
[0184]在使用本领域的公知技术中的静电防护电路的情况下，电荷被释放到的一侧的配线为信号配线SL。在使用根据该实施例的静电防护电路300的情况下，电荷被释放到的一侧的配线为信号配线SL和电源配线(低电位电源配线VSS或高电位电源配线VDD中的任一者)。出于该原因，与本领域的公知技术中的静电防护电路相比，在静电防护电路300中，电荷被释放到的一侧的配线的配线电容更大。这样，与本领域的公知技术中的静电防护电路相比，静电防护电路300可以快速释放因静电而被施加的电荷，并且可以减小静电被施加到的一侧的配线中的电位变化。
[0185]在此方式中，由于静电被施加到的一侧的配线和静电被释放到的一侧的配线中的电位变化在根据该实施例的静电防护电路300中都很小，因此，与本领域的公知技术中的静电防护电路相比，可以更有力地抑制由静电导致的缺陷(不可挽回的静电损害)。
[0186]由于液晶装置100的制造过程中的各种因素导致产生静电。例如，在使用等离子体气氛的过程(清洗、膜形成、蚀刻等)中，等离子体是静电源。在运输或处理过程中，通过滑动、摩擦等产生静电。带电构件(盒、夹具、工具等)也是静电源。此外，即使在液晶装置100完成之后，也会因各种因素产生静电。
[0187]与具有小面积的信号配线SL相比，静电更容易作用于具有大面积的低电位电源配线VSS和高电位电源配线VDD。也就是说，与具有小面积的信号配线SL相比，由静电导致的大量电荷更容易被施加到具有大面积的低电位电源配线VSS和高电位电源配线VDD上。如图9B或图1OA所示，被施加到低电位电源配线VSS或高电位电源配线VDD上的大量电荷经由处于导通状态的第一静电防护电路301被释放到信号配线SL，并且还经由处于导通状态的第二静电防护电路302被释放到电源配线(低电位电源配线VSS或高电位电源配线VDD中的任一者)。
[0188]如上所述，由于存在这样的关系:即，与具有小配线电容的配线侧相比，因静电而被施加的电荷更容易在具有大配线电容的配线侧流动，因此，与第一静电防护电路301侧相比，因静电而被施加的电荷更容易在第二静电防护电路302侧流动。此外，由于大量电荷易于因静电被施加到低电位电源配线VSS和高电位电源配线VDD上，因此，大量电荷(在下文中被称为放电电流)易于在第二静电防护电路302中流动。
[0189]假设其中第一静电防护电路301和第二静电防护电路302具有基本相同的电阻的情况，大放电电流在第二静电防护电路302中流动。在第二静电防护电路30 2中流动的放电电流的电流值与因静电而被施加到低电位电源配线VSS和高电位电源配线VDD上的电荷量成比例。出于该原因，当被施加到低电位电源配线VSS和高电位电源配线VDD上的电荷量大时，存在这样的问题:即，过大的放电电流将流动，使得击穿第二静电防护电路302。
[0190]如上所述，由于第二静电防护电路302具有比第一静电防护电路301高的电阻，因此可以抑制过大的放电电流，否则过大的放电电流会击穿第二静电防护电路3 O 2。也就是说，通过使第二静电防护电路302具有比第一静电防护电路301高的电阻，第二静电防护电路302 (静电防护电路300)的相对于静电而言的电阻增加，并且第二静电防护电路302 (静电防护电路300)能以稳定的方式长时间地执行操作。
[0191]为了使第二静电防护电路302具有比第一静电防护电路301高的电阻，第二η型晶体管330-2的沟道长度L2被设定为长于第一 η型晶体管330-1的沟道长度LI，并且第二 P型晶体管310-2的沟道长度L2被设定为长于第一P型晶体管310-1的沟道长度L2。出于该原因，在沟道区中形成的第二 η型晶体管330-2的电容大于第一 η型晶体管330-1的电容，并且第二 P型晶体管310-2的电容大于第一 P型晶体管310-1的电容。也就是说，第二 η型晶体管330-2和第二 P型晶体管310-2具有比第一 η型晶体管330-1和第一 P型晶体管310-1大的电容。
[0192]如上所述，大电流易于在低电位电源配线VSS和高电位电源配线VDD中流动。此外，当大电流易于在低电位电源配线VSS和高电位电源配线VDD中流动时，低电位电源配线VSS和高电位电源配线VDD的电位发生变化。在该实施例中，由于具有大电容的第二静电防护电路302(第二 η型晶体管330-2和第二 P型晶体管310-2)与低电位电源配线VSS和高电位电源配线VDD进行电连接，因此，低电位电源配线VSS和高电位电源配线VDD的配线电容大，即使大电流流动，低电位电源配线VSS和高电位电源配线VDD中的电位变化也减小。因此，低电位电源配线VSS和高电位电源配线VDD的稳定性增加，能够以稳定的方式操作液晶装置100。
[0193]也就是说，通过使用具有大于第一静电防护电路301的电容的电容的晶体管构成第二静电防护电路30 2 (使用具有高于第一静电防护电路301的电阻的电阻的晶体管构成第二静电防护电路302)，可以实现新效果，其中除了抑制上述静电影响的效果之外，还可以增加低电位电源配线VSS和高电位电源配线VDD的配线电容，增加低电位电源配线VSS和高电位电源配线VDD的电位稳定性，并且以稳定的方式操作液晶装置100。
[0194]如上所述，在该实施例中，可以获取以下效果。
[0195](I)静电防护电路300具有第一静电防护电路301 (具有与本领域的公知技术相同的配置)和第二静电防护电路302(具有与本领域的公知技术不同的配置)。与使用本领域的公知技术中的静电防护电路的情况相比，当使用静电防护电路300时，可以从电荷因静电而被施加到的一侧的配线(低电位电源配线VSS和高电位电源配线VDD)快速释放静电导致的电荷，减小电荷因静电被施加到的一侧的配线中的电位变化，并且还进一步减小静电导致的电荷被释放到的一侧的配线中的电位变化。因此，与本领域的公知技术中的静电防护电路相比，静电防护电路300可以更有力地抑制相对于低电位电源配线VSS和高电位电源配线VDD而言的静电影响，并且增加液晶装置100相对于静电而言的电阻(可靠性)。
[0196](2)由于第二静电防护电路302具有比第一静电防护电路301高的电阻，因此，过大的放电电流受到抑制，否则过大的放电电流会击穿第二静电防护电路302，静电防护电路300(第二静电防护电路302)相对于静电而言的电阻增加，并且可以稳定的方式长时间地操作静电防护电路300。
[0197](3)由于与第一静电防护电路301相比，在第二静电防护电路302中形成更大的电容，因此，通过将第二静电防护电路302与低电位电源配线VSS和高电位电源配线VDD电连接，低电位电源配线VSS和高电位电源配线VDD的配线电容增加，并且在大电流流动的情况下，可以减小低电位电源配线VSS和高电位电源配线VDD中的电位变化。因此，低电位电源配线VSS和高电位电源配线VDD的电位稳定性增加，并且可以稳定的方式操作液晶装置100。
[0198]实施例2
[0199](电子设备)图12是示出作为电子设备的投影型显示装置(液晶投影仪)的配置的示意图。如图12所示