采用与沟道层材质相同或者相近(例如与Si相近的材质非晶S1、多晶S1、SiGe、SiC等，以便微调晶格常数而提尚载流子迁移率，从而控制单元器件的驱动性能)的材质沉积在沟道孔2T的顶部并掺杂形成存储器件单元晶体管的漏区。自然，如果沟道层为完全填充的实心结构，则沟道层在整个器件顶部的部分则构成相应的漏区而无需额外的漏区沉积步骤。在本发明其他实施例中，漏区也可以为金属、金属氮化物、金属娃化物，例如W、WN、WSi等任一种或其组合，构成金半接触而在顶部形成肖特基型器件。
[0045]形成层间介质层(ILD，未示出)并刻蚀露出衬底。ILD可以为CVD或氧化法形成的氧化硅，或者旋涂、喷涂、丝网印刷等工艺形成的低k材料，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、836、？36、8?36)、多孔低1^材料(例如二硅三氧烷(330)基多孔低1^材料、多孔二氧化硅、多孔S1CH、掺C 二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。优选地，CMP平坦化ILD。利用光刻胶掩模图形(未示出)执行各向异性刻蚀工艺，依次垂直刻蚀ILD、掩模堆叠2A/2B，直至暴露衬底I表面，形成多个垂直开口(未示出)。多个垂直开口将围绕每一个垂直沟道，例如每个垂直沟道平均具有2?6个垂直开口围绕周边。开口的截面形状可以与沟道孔2T相同。垂直开口将暴露堆叠2A/2B的背离沟道区的侧面，以便随后选择性刻蚀去除第二掩模层2B。
[0046]选用各向同性刻蚀工艺，选择性刻蚀去除第二掩模层2B。根据各个子层材质不同，可以选择湿法腐蚀液以各向同性地刻蚀去除所需的子层。具体地，针对氧化硅材质采取HF基腐蚀液，针对氮化硅材质采用热磷酸腐蚀液，针对多晶硅或非晶硅材质采用KOH或TMAH等强碱腐蚀液。另外还可以针对非晶碳、DLC等碳基材质而选用氧等离子干法刻蚀，使得O与C反应形成气体而抽出。去除第二掩模层2B之后，在第一掩模层2A之间留下了横向(平行于衬底表面的水平方向)的多个凹槽(未示出)，以用于稍后形成控制电极。
[0047]随后在垂直开口底部衬底I中形成共用源极(未示出)。例如选用离子注入工艺，自对准的垂直注入衬底I底部形成了多个共用源极，以及优选地进一步在表面形成金属硅化物(未示出)以降低表面接触电阻。金属硅化物例如XoSi2--^Ni1-xCoxSi2--y，其中X均大于O小于l，y均大于等于O小于I。共源区与衬底具有不同的掺杂类型，从而对于擦写读操作形成不同的载流子路径。
[0048]在横向凹槽中沉积控制栅极。沉积工艺例如HDPCVD、M0CVD、MBE、ALD等台阶覆盖率良好、填充率高的共形成膜工艺。控制栅极材料例如(η或P)掺杂的多晶硅、非晶硅、微晶硅，也可以是金属、金属合金、导电金属氮化物和/或氧化物和/或硅化物，可以是这些材料的单层结构，也可以是这些材料的多层结构(例如堆叠)，例如金属选自(:0、祖、01^1、？(1、？丨、1?11、1^、]?0、了3、11、!^、2匕1、&311、恥4广1^的任一种或其组合。控制栅极中还可掺杂有(^、1O、B、P、As等元素以调节功函数。优选地，控制栅极为金属基材料。
[0049]最后，完成器件连线。在垂直开口中填充形成源区的引出结构。例如先CVD或氧化/氮化工艺形成绝缘材料层并各向异性刻蚀去除底部露出源极而形成侧墙以避免与位线的控制栅极短接，随后通过M0CVD、ALD、蒸发、溅射等工艺形成金属材料的源极引出线，其材质例如金属，可包括0)、祖、01^1、卩(1、？扒1?11、1^、]\10、了3、11、肚、2广1、&411、恥4广1^等金属单质、或这些金属的合金以及这些金属的导电氮化物或导电氧化物。优选地，CMP平坦化引出线直至暴露ILD。随后刻蚀ILD直至暴露漏区，填充与引出线类似的材料形成位线引出线。
[0050]最终实现的器件剖视局部放大图如图4所示，一种三维半导体器件，包括多个存储单元，多个存储单元的每一个包括:沟道层(未示出)，沿垂直于衬底表面的方向分布；多个(第一掩模)绝缘层2A沿着沟道层的侧壁交替层叠;控制栅极(替代第二掩模层2B的位置)夹设在相邻的绝缘层2A之间；栅极绝缘层堆叠，分布在沟道层与控制栅极之间，包括阻挡层2D、存储层2E和隧穿层4，其中阻挡层2D和隧穿层4连续分布而存储层2E间断分布。进一步，器件还包括漏极，位于沟道层的顶部；以及源极，位于多个存储单元的相邻两个存储单元之间的衬底中。其他各层的材料和构造特征如工艺方法部分所述，在此不再赘述。
[0051]依照本发明的三维半导体存储器件及其制造方法，利用分离的存储层结构来截断横向扩散的通路，从而改善数据保持特性。
[0052]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构或方法流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【主权项】
1.一种三维半导体器件制造方法，包括: 在衬底上形成交替的多个第一、第二掩模层构成的掩模层堆叠； 刻蚀掩模层堆叠形成沟道孔，暴露衬底顶部、第一和第二掩模层侧壁； 去除第二掩模层的一部分以形成凹陷； 在沟道孔和凹陷中共形地形成阻挡层； 在阻挡层上形成存储层； 选择性刻蚀去除存储层的一部分； 在沟道孔和凹陷中共形地形成隧穿层。2.如权利要求1的三维半导体器件制造方法，其中，第一掩模层为绝缘材料，第二掩模层为半导体材料或绝缘材料;优选地，绝缘材料为氮化硅、氧化硅、氮氧化硅、非晶碳、碳氮化硅、碳氧化硅、氮化硼、氧化铝的任一种或其组合;优选地，半导体材料为硅、锗或其组合；优选地，半导体材料为多晶、非晶、微晶。3.如权利要求1的三维半导体器件制造方法，其中，形成阻挡层的步骤进一步包括:在沟道孔和凹陷中共形地形成粘附层;执行氧化和/或氮化工艺，将粘附层的至少一部分转化为阻挡层;优选地，氧化工艺为ISSG、FRE—RTO、化学氧化;优选地，粘附层材质与第二掩模层材质相同或相近。4.如权利要求1的三维半导体器件制造方法，其中，选择性刻蚀去除存储层的一部分的步骤进一步包括:在沟道孔和凹陷中共形地形成牺牲垫层;执行氧化和/或氮化工艺，将牺牲垫层部分地转化为牺牲层，在凹陷中的存储层上留下保护层;去除牺牲层;选择性刻蚀去除存储层的一部分，保留被保护层所覆盖的剩余存储层。5.如权利要求1的三维半导体器件制造方法，其中，形成凹陷之前、形成沟道孔之后进一步包括:在沟道孔底部衬底上外延生长形成外延层。6.如权利要求1的三维半导体器件制造方法，其中，阻挡层和/或隧穿层的材质为氧化娃或高k材料;任选地，存储层材质为氮化娃、氧化給、氧化错、氧化乾或其组合。7.如权利要求1的三维半导体器件制造方法，其中，形成隧穿层之后进一步包括步骤:在沟道孔和凹陷中形成沟道层;在沟道层顶部形成漏极;刻蚀掩模层堆叠形成垂直开口，暴露剩余的第二掩模层侧壁和衬底顶部;选择性刻蚀去除剩余的第二掩模层，留下凹槽;在垂直开口底部形成共源极;在凹槽中形成控制栅极;形成源漏引出结构。8.—种三维半导体器件，包括: 沟道层，沿垂直于衬底表面的方向分布； 多个绝缘层，沿着沟道层的侧壁交替层叠； 控制栅极，夹设在相邻的绝缘层之间； 栅极绝缘层堆叠，分布在沟道层与控制栅极之间，包括阻挡层、存储层和隧穿层，其中阻挡层和隧穿层连续分布而存储层间断分布。9.如权利要求8的三维半导体器件，其中，还包括漏极，位于沟道层的顶部；以及源极，位于多个存储单元的相邻两个存储单元之间的衬底中。10.如权利要求8的三维半导体器件，其中，阻挡层和/或隧穿层的材质为氧化硅或高k材料;任选地，存储层材质为氮化娃、氧化給、氧化错、氧化乾或其组合。
【专利摘要】一种三维半导体器件制造方法，包括：在衬底上形成交替的多个第一、第二掩模层构成的掩模层堆叠；刻蚀掩模层堆叠形成沟道孔，暴露衬底顶部、第一和第二掩模层侧壁；去除第二掩模层的一部分以形成凹陷；在沟道孔和凹陷中共形地形成阻挡层；在阻挡层上形成存储层；选择性刻蚀去除存储层的一部分；在沟道孔和凹陷中共形地形成隧穿层。依照本发明的三维半导体存储器件及其制造方法，利用分离的存储层结构来截断横向扩散的通路，从而改善数据保持特性。
【IPC分类】H01L27/115, H01L29/423
【公开号】CN105679761
【申请号】CN201610052951
【发明人】夏志良, 霍宗亮
【申请人】中国科学院微电子研究所
【公开日】2016年6月15日
【申请日】2016年1月26日