导体主体中的沟槽中的多个感测晶体管栅极，每个感测晶体管栅极被配置成控制邻近于该感测晶体管栅极设置的感测晶体管的沟道区； 感测晶体管的单独可控制区段中的第一个包括感测晶体管栅极中的第一个； 感测晶体管的单独可控制区段中的第二个包括感测晶体管栅极中的第二个； 第一感测晶体管栅极被连接到第一栅极电极；以及 第二感测晶体管栅极被连接到第二栅极电极。3.权利要求2的半导体器件，其中: 第一组主晶体管栅极与第二组主晶体管栅极交错；以及 感测晶体管栅极被插入主晶体管栅极中的两个之间。4.权利要求3的半导体器件，其中，主晶体管栅极中的每一个形成主晶体管的单元的部分，并且感测晶体管栅极中的每一个形成感测晶体管的单元的部分，半导体器件还包括: 第一源极电极，设置在半导体主体之上并且被连接到第一组主晶体管单元的源极； 第二源极电极，设置在半导体主体之上并且被连接到第二组主晶体管单元的源极；以及 第三源极电极，设置在半导体主体之上并且被连接到感测晶体管单元的源极。5.权利要求2的半导体器件，其中: 第一组主晶体管栅极被设置在半导体主体的第一部分中； 第二组主晶体管栅极被设置在与第一部分横向地间隔开的半导体主体的第二部分中； 第一感测晶体管栅极被设置在半导体主体的第一部分中；以及 第二感测晶体管栅极被设置在半导体主体的第二部分中。6.权利要求5的半导体器件，其中: 第一感测晶体管栅极被插入在半导体主体的第一部分中的第一组主晶体管栅极中的两个之间；以及 第二感测晶体管栅极被插入在半导体主体的第二部分中的第二组主晶体管栅极中的两个之间。7.权利要求5的半导体器件，其中: 主晶体管栅极中的每个形成主晶体管的单元的部分； 第一感测晶体管栅极形成感测晶体管的第一单元的部分； 第二感测晶体管栅极形成感测晶体管的第二单元的部分； 包括在半导体主体的第一部分中的主晶体管单元的组合有源面积不同于包括在半导体主体的第二部分中的主晶体管单元的组合有源面积；以及 第一感测晶体管单元的有源面积基于包括在半导体主体的第一和第二部分中的主晶体管单元的组合有源面积之间的差而相对于第二感测晶体管单元的有源面积进行缩放。8.权利要求1的半导体器件，其中，主晶体管的每个单独可控制区段包括设置在形成于半导体主体中的沟槽中并且被连接到栅极电极中的相同一个的多个栅极，并且其中，感测晶体管的每个单独可控制区段包括设置在形成于半导体主体中的沟槽中并且被连接到与被感测晶体管的该单独可控制区段镜像的主晶体管的单独可控制区段相同的栅极电极的栅极。9.权利要求8的半导体器件，其中，感测晶体管的栅极被设置为与主晶体管的边缘区域相比更接近于主晶体管的中心区域。10.—种半导体器件，包括: 主晶体管，设置在半导体主体中并且包括多个区段，该多个区段经由设置在半导体主体之上的分离栅极电极单独可控制；以及 感测晶体管，设置在与主晶体管相同的半导体主体中并且包括与主晶体管相同数目的单独可控制区段，该感测晶体管被配置成以相同的比例镜像流过主晶体管的总电流，不管经由相应栅极电极被激活的主晶体管的单独可控制区段的数目。11.一种电子电路，包括: 主晶体管，设置在半导体主体中并且包括多个区段，该多个区段经由设置在半导体主体之上的分离栅极电极单独可控制； 感测晶体管，设置在与主晶体管相同的半导体主体中并且包括与主晶体管相同数目的单独可控制区段，该感测晶体管被配置成以相同的比例镜像流过主晶体管的总电流，不管经由相应栅极电极被激活的主晶体管的单独可控制区段的数目；以及电流感测电路，配置成: 感测流过主晶体管的总电流以及在主晶体管和感测晶体管的公共节点处被感测晶体管镜像的电流； 均衡主晶体管和感测晶体管的公共节点处的电压；以及 输出表示被感测晶体管镜像的电流的电流感测信号。12.权利要求11的电子电路，其中，电流感测电路的增益保持固定，不管经由相应栅极电极被激活的主晶体管的单独可控制区段的数目。13.权利要求11的电子电路，其中: 主晶体管包括设置在形成于半导体主体中的沟槽中的多个主晶体管栅极，每个主晶体管栅极被配置成控制邻近于该主晶体管栅极设置的主晶体管的沟道区； 主晶体管的单独可控制区段中的第一个包括主晶体管栅极的第一组； 主晶体管的单独可控制区段中的第二个包括主晶体管栅极的第二组； 主晶体管栅极的第一组被连接到栅极电极中的第一个； 主晶体管栅极的第二组被连接到栅极电极中的第二个； 感测晶体管包括设置在形成于半导体主体中的沟槽中的多个感测晶体管栅极，每个感测晶体管栅极被配置成控制邻近于该感测晶体管栅极设置的感测晶体管的沟道区； 感测晶体管的单独可控制区段中的第一个包括感测晶体管栅极中的第一个； 感测晶体管的单独可控制区段中的第二个包括感测晶体管栅极中的第二个； 第一感测晶体管栅极被连接到第一栅极电极；以及 第二感测晶体管栅极被连接到第二栅极电极。14.权利要求13的电子电路，其中: 第一组主晶体管栅极与第二组主晶体管栅极交错；以及 感测晶体管栅极被插入主晶体管栅极中的两个之间。15.权利要求14的电子电路，其中，主晶体管栅极中的每一个形成主晶体管的单元的一部分，并且感测晶体管栅极中的每一个形成感测晶体管的单元的部分，电子电路还包括: 第一源极电极，设置在半导体主体之上并且被连接到第一组主晶体管单元的源极； 第二源极电极，设置在半导体主体之上并且被连接到第二组主晶体管单元的源极；以及 第三源极电极，设置在半导体主体之上并且被连接到感测晶体管单元的源极。16.权利要求13的电子电路，其中: 第一组主晶体管栅极被设置在半导体主体的第一部分中； 第二组主晶体管栅极被设置在与第一部分横向地间隔开的半导体主体的第二部分中； 第一感测晶体管栅极被设置在半导体主体的第一部分中；以及 第二感测晶体管栅极被设置在半导体主体的第二部分中。17.权利要求16的电子电路，其中: 第一感测晶体管栅极被插入半导体主体的第一部分中的第一组主晶体管栅极中的两个之间；以及 第二感测晶体管栅极被插入半导体主体的第二部分中的第二组主晶体管栅极中的两个之间。18.权利要求16的电子电路，其中: 每个主晶体管栅极形成主晶体管的单元的部分； 第一感测晶体管栅极形成感测晶体管的第一单元的部分； 第二感测晶体管栅极形成感测晶体管的第二单元的部分； 包括在半导体主体的第一部分中的主晶体管单元的组合有源面积不同于包括在半导体主体的第二部分中的主晶体管单元的组合有源面积；以及 第一感测晶体管单元的有源面积基于包括在半导体主体的第一和第二部分中的主晶体管单元的组合有源面积之间的差而相对于第二感测晶体管单元的有源面积进行缩放。19.权利要求11的电子电路，其中，主晶体管的每个单独可控制区段包括设置在形成于半导体主体中的沟槽中并且被连接到栅极电极中的相同一个的多个栅极，并且其中，感测晶体管的每个单独可控制区段包括设置在形成于半导体主体中的沟槽中并且被连接到与被感测晶体管的单独可控制区段镜像的主晶体管的单独可控制区段相同的栅极电极的栅极。20.权利要求19的电子电路，其中，感测晶体管的栅极被设置为与主晶体管的边缘区域相比更接近于主晶体管的中心区域。
【专利摘要】本发明涉及可缩放电流感测晶体管。一种半导体器件包括主晶体管和感测晶体管。主晶体管被设置在半导体主体中并且包括多个区段，该多个区段经由设置在半导体主体之上的分离栅极电极单独可控制。感测晶体管被设置在与主晶体管相同的半导体主体中，并且具有与主晶体管相同数目的单独可控制区段。感测晶体管的每个单独可控制区段被配置成镜像流过主晶体管的单独可控制区段中的一个的电流，并且被连接到与主晶体管的该单独可控制区段相同的栅极电极。还提供了包括半导体器件的电子电路和输出表示由感测晶体管镜像的电流的电流感测信号的电流感测电路。
【IPC分类】H01L27/085
【公开号】CN105720055
【申请号】CN201510947752
【发明人】G.贝尔纳奇亚, O.布兰克, R.皮塔西
【申请人】英飞凌科技奥地利有限公司
【公开日】2016年6月29日
【申请日】2015年12月17日
【公告号】DE102015121984A1, US20160178670