专利名称：缓冲电路以及驱动器ic的制作方法
技术领域：
本发明涉及采用低耗电流型运算放大器的缓冲电路以及具备多个这种缓冲电路的驱动器IC。
背景技术：
在液晶显示装置(LCD)、有机EL显示装置等的源极驱动用的驱动器IC中，很多使用采用运算放大器的缓冲电路。在采用该缓冲电路的驱动器IC中，伴随显示板尺寸的扩大，要求具有大容量驱动能力、低耗电、高速输出响应。而且，其输出电压必须能够在从接地电位到电源电位附近的广范围内进行控制。
图6是以往的(rail-to-rail)型运算放大器500的构成示意图(参照非专利文献1)。图7是将图6的运算放大器500的输出电压Vout直接连接在其反相输入端子(-)上，构成缓冲电路，以驱动负载电容Co。而图8(a)、(b)表示的是图7的缓冲电路的输入电压·输出电压的时间特性。
在图6中，501～510是MOSFET，在栅极加注○标记的为P型MOSFET(以下称PMOS)，除此之外为N型MOSFET(以下称NMOS)。511～514为流过Iss1～Iss4的恒流源。而Vb51～Vb53为偏置电压。
在该以往的缓冲电路中，PMOS与NMOS的两方的晶体管都用于输入端。当输入电压Vinp非常低时，NMOS501、502截止，电流Iss2也成为零。所以，输入晶体管只有PMOS509、510在动作。而当输入电压Vinp极其高时，PMOS509、510截止，电流Iss1也成为零。所以输入晶体管只有NMOS501、502动作。在这个区域以外的输入电压Vinp的情况下，PMOS509、510、NMOS501、502两方面的输入晶体管动作。这样，由以往的缓冲电路，可以在从地电位Vss到电源电位Vdd的全程(rail to rail)的输入电压Vinp上进行驱动。
非专利文献1电子信息通信学会论文杂志2001/5 Vol.J84-C No.5 P.364图15在以往的缓冲电路中，为了实现低电能消耗，必须将恒流源511～514的电流值Iss1～Iss4定得很小。特别是作为便携机器用等、以电池作为电源的情况下，这个低消耗是重要的。
但是，以往的缓冲电路中，当驱动负载电容Co时，如图8(a)、(b)的输入电压的时间特性图以及输出电压的时间特性图所示那样，输入电压Vinp在电压V1与电压V2之间进行矩形变化时，输出电压Vout从电压V1上升到电压V2需要经过时间T1，而从电压V2下降到电压V1需要经过时间T2。这个时间T1、T2依赖于负载电容Co的静电容量与恒流源514的电流值Iss4的比的斜率α。
负载电容Co的静电容量，是根据该缓冲电路驱动的显示板决定其数值。为了实现低耗能化的目的，如果减小恒流源的电流值，则缓冲驱动能力受到限制，输出电压的上升和下降时间费时，难于实现高速输出响应。而，如果加大恒流源的电流值，虽然可以实现高速输出响应，但是由于平时流过大电流，增加了电能消耗。所以低电能消耗与大容量驱动、高速输出响应具有相反的关系，要想两方面都得到改善是困难的。
发明内容
因此，本发明的目的是提供一种减小在静止状态下的恒流源的电流值，并且通过附加只有在状态变化时进行供给负载电流或吸收负载电流动作的电路，可实现大容量驱动能力、高速输出响应，同时可降低电能消耗的缓冲电路，以及提供一种具备多个这种电路的驱动器IC。
本发明之1所述的缓冲电路的特征是，具备构成向非反相输入端子输入输入电压，将输出至输出端子的输出电压反馈输入到反相输入端子的运算放大装置；作为差动输入而输入所述输入电压与所述输出电压，当其2个输入存在超过规定的偏移电压的差时，向所述输出端子输出比所述运算放大装置的输出电流大的输出电流的输出加速装置。
本发明之2的缓冲电路的特征是，在本发明之1所述的缓冲电路中，所述输出加速装置，具备具有所述规定的偏移电压的差动放大部；连接在电源电位与所述输出端子之间，对应所述差动放大部的输出而被导通或截止的开关部。
本发明之3的缓冲电路的特征是，在本发明之2所述的缓冲电路中，所述差动放大部，具有当所述输入电压比所述输出电压高出第一偏移电压时，产生第一输出的第一差动放大电路；所述输出电压比所述输入电压高出第二偏移电压时，产生第二输出的第二差动放大电路，所述开关部，具有连接于第一电源电位和所述输出端子之间，对应所述第一输出而被导通或截止的第一开关电路；连接于所述输出端子与所述第二电源电位之间，对应所述第二输出而被导通或截止的第二开关电路。
本发明之4的缓冲电路的特征是，在本发明之2所述的缓冲电路中，所述运算放大装置将从所述第一电源电位向所述输出端子的电流限制在规定的电流值，通过开关电路使从所述输出端子向第二电源电位流过电流，所述输出加速装置具备具有所述规定的偏移电压的差动放大电路；连接于所述第一电源电位与所述输出端子之间，对应所述差动放大部的输出而被导通或截止的开关部。
本发明5的驱动器IC的特征是包含多个如本发明1～4所述的缓冲电路。
图1是表示本发明实施例1的缓冲电路的构成的图。
图2是表示相对于图1的输入电压的变化的输出电压的响应特性的图。
图3是表示图1的缓冲电路的具体电路构成的图。
图4是表示本发明实施例2的缓冲电路的构成的图。
图5是表示本发明实施例3的缓冲电路的构成的图。
图6是表示以往的全程型(rail to rail)的运算放大器的构成的图。
图7是采用图6的运算放大器构成缓冲电路的图。
图8是表示图7的缓冲电路的输入电压·输出电压的时间特性的图。
图中100-运算放大器，110-输入段电路，140-输出段电路，200-加速器(输出加速电路)，210-上升侧输入段电路，220-下降侧输入段电路，230-输出段电路，231-第一开关，232-第二开关，Vdd-第一电源电位，Vss-地电位，Vinp-输入电压，Vout-输出电压，Co-负载电容，300、400-运算放大器，320、420-加速器。
具体实施例方式
以下，参照附图，对本发明的缓冲电路以及具备该缓冲电路的驱动器IC的实施例进行说明。
图1是表示本发明实施例1的缓冲电路的构成的图，图2是表示相对于该输入电压的变化的输出电压的响应特性的图，图3是表示图1的缓冲电路的具体电路构成的图。
在图1中，运算放大器100由第一电源电位Vdd和第二电源电位(以下称地电位)Vss之间的电压驱动。另外，输入电压Vinp被输入到非反相输入端子(+)，输出端子的输出电压Vout，直接被反馈到反相输入端子(-)。即，连接成电压跟踪方式。而且，该输出电压Vout供给负载侧，向代表负载的负载电容Co充电。另外，输入电压Vinp以及输出电压Vout是与地电位相对的。
该运算放大器100含有多个恒流源，其输出电流被恒流源的电流值所限定，无论是在输出电压Vout上升时(即负载电容Co充电时)还是输出电压下降时(即负载电容Co放电时)都是小电流输出。而且，该运算放大器100为全程型电路时，当其输出电流对应输入电压Vinp达到第一电源电位Vdd或地电位Vss时，供给输出电压Vout。输出加速器(以下称加速器)200由加速器上升侧输入电路210、加速器下降侧电路220以及加速器输出段电路230构成。
上升侧输入段电路210由具有规定的偏移电压ΔV的差动放大电路构成，在其正(+)输入侧输入VinP，在其负(-)输入侧输入输出电压Vout，VinP被输出电压Vout超过偏移电压ΔV并很大时，输出第一差动输出。而下降侧输入段电路220由具有规定的偏移电压ΔV(可以与上升侧输入段电路210的偏置电压相同，也可以具有不同的值)的差动放大电路构成，在其正(+)输入侧输入输出电压Vout，在其负(-)输入侧输入输入电压VinP，输出电压Vout被输入电压VinP超过偏移电压ΔV并很大时，输出第二差动输出。
加速器输出段电路230在第一电源电位Vdd和地电位Vss之间串联连接对应第一差动输出而导通或者截止的第一开关231和对应第二差动输出而导通或截止的第二开关232。其串联连接点连接在运算放大器100的输出端子上，向负载输出比运算放大器100的输出电流更大的输出电流。
参照表示对应输入电压VinP的变化的输出电压Vout的响应特性的图2，说明该图1的缓冲电路的动作。
在图2的时刻t1以前，由于运算放大器100的电压跟踪动作，输入电压Vinp与输出电压Vout都处于低电压V1。在这个状态下，上升侧输入段电路210、下降侧输入段电路220不输出第一、第二差动输出，因此，第一开关231、第二开关232都截止。
在时刻t1，输入电压Vinp变化成更高的电压V2，则输出电压Vout也跟随输入电压Vinp进行动作。此时，运算放大器100的输出电流被恒流源的电流值限定只能输出小的电流值。另一方面，上升侧输入段电路210的2输入的电压差超过偏移电压ΔV(Vinp-Vout＞ΔV)，因此输出第一差动输出，第一开关231导通。于是负载电容通过第一开关从第一电源电位Vdd进行电流充电。从第一电源电位Vdd的充电电流由于比从运算放大器100的输出电流大，因此如图所示，负载电容Co的上升侧输入段电路210的二输入的电压差急速地充电至偏移电压ΔV为止。
上升侧输入段电路210的二输入的电压差到达偏移电压ΔV后，第一差动输出将不再输出，第一开关231截止。此后，通过运算放大器100的电压跟踪动作，负载电容被充电，直到输出电压Vout变得与输入电压Vinp相等为止。
输入电压Vinp在时刻t1从电压V1变化成电压V2以后，输出电压Vout跟随之并到达电压V2的时间T，是从电压V1到达比电压V2只低出偏移电压ΔV的电压(V2-ΔV)的时间与由此到达电压V2的时间的和。该时间T与只从运算放大器与向负载电容Co充电的情况比较明显缩短。
而且，在时间t2，输入电压Vinp从高电压V2向低电压V1变化后，输出电压Vout也跟随输入电压Vinp动作。此时，下降侧输入段电路220的2输入的电压差超过偏移电压ΔV(Vinp-Vout＞ΔV)，因此输出第二差动输出，第二开关231导通。于是负载电容的电荷通过第二开关232向地电位Vss进行电流放电。这个向地电位Vss的放电电流由于比向运算放大器100的放电电流大，因此如图所示，负载电容Co的下降侧输入段电路220的二输入的电压差急速地放电至偏移电压ΔV。
下降侧输入段电路220的二输入的电压差到达偏移电压ΔV后，第二差动输出将不再输出，第二开关232截止。此后，通过运算放大器100的电压跟踪动作，负载电容被充电，直到输出电压Vout变得与输入电压Vinp相等为止。
输入电压Vinp在时刻t2从电压V2变化成电压V1以后，输出电压Vout跟随之并到达电压V1的时间T，也比只从运算放大器与向负载电容Co放电的情况明显缩短。
图3是表示图1的缓冲电路的具体的电路构成例的图。运算放大器100是全程型(rail to rail)运算放大器，具有输入段电路110和输出段电路140。加速器200是以更具体的电路表示图1所示的装置。在这个图3中，运算放大器100的MOSFET111～115、MOSFET121～125、MOSFET131、132、MOSFET141～142以及加速器200的MOSFET211～214、MOSFET221～224、MOSFET231、232在其栅极标记○的为PMOS，除此以外为NMOS。这一点在其他实施例中也一样。而且，电容器143、144是用于防止振荡的，也可由MOSFET构成。
在图3中，在运算放大器100的输入电路110中，由FET111～115构成的差动放大电路是在输入电压Vinp从最低电压(地电位Vss)到由第一电源电位Vdd提升至FET的门限电压的电压范围内动作的低电压侧的差动放大电路。由FET121～125构成的差动放大电路是在输入电压Vinp从最高电压(第一电源电位Vdd)到从地电位Vss到FET的门限电压的高电压范围内动作的高电压侧的差动放大电路。Vb1、Vb2分别是规定的偏置电压。所以，这些差动放大电路是以恒流动作。而，FET131、FET132是各差动放大电路的反复动作用的FET。
在运算放大器100的输出段电路140中，由PMOS141构成高电压侧的差动放大电路的PMOS124和电流镜，由NMOS142构成低电压侧的差动放大电路的PMOS114和电流镜。
该全程(rail to rail)型运算放大器100的各放大电路的电流为了降低静态消耗电流，抑制在小的电流值，而且由于输出段的PMOS141、NMOS142构成差动放大电路的PMOS124、NMOS114与电流镜，因此其电流还是被抑制在小电流值。
该运算放大器100在整个第一电源电位Vdd到地电位Vss的范围内动作，而且由于动作电流降低，实现了低电能消耗。但是，另一方面由于输出段的电流也降低，负载驱动能力减少，通过速率也降低了。
加速器200是为了弥补运算放大器100的通过速率降低而附加的，其功能如图1、图2所说明的那样。作为其具体的构成，上升侧输入段电路210由MOSFET211～214构成的差动放大电路构成，当施加在NMOS218的栅极上的输入电压Vinp比施加在NMOS212的栅极上的输出电压Vout高出规定的偏移电压ΔV时，保持偏移电压ΔV以便使NMOS212进行动作。
该偏移电压ΔV比如可以在电源电压为5V时，设定为0.1～0.2V左右。作为这个设定的方法，是通过将构成差动晶体管的NMOS212和NMOS213之中的NMOS212作为一个晶体管元件，而将NMOS213做成4个晶体管元件的并联连接体等，使这些晶体管元件的个数保持差异。一般来说，为了保持其偏移电压ΔV，使NMOS212与NMOS213不匹配为好，因此除了使晶体管元件数目不同，还可以采用使晶体管元件的尺寸不同以及在一方插入电阻的方法。
下降侧输入段220由MOSFET221～224构成的差动放大电路构成，当施加在PMOS222的栅极上的输入电压Vinp比施加在PMOS223的栅极上的输出电压Vout小于规定的偏移电压ΔV时，保持偏移电压ΔV以便使PMOS222进行动作。
输出段电路230在被输入作为第一开关的PMOS231的上升侧输入段电路210的第一差动输出时，进行导通动作，而且在被输入作为第二开关的NMOS232下降侧输入段电路220的第二差动输出时，进行导通动作。
参照图3再次说明加速器200的动作，首先，在输入电压Vinp与输出电压Vout相等，比如处于地电位Vss的状态下，NMOS212、NMOS213都处于截止状态。
这里，如果考虑到输入电压Vinp从地电位Vss变化到第一电源电位Vdd的情况，在上升侧输入段电路210上，由于输入电压Vinp对于输出电压Vout高出偏移电压ΔV以上，所以NMOS212成为导通状态，PMOS214的漏极电位比第一电源电位低。其结果，PMOS231导通，通过PMOS231从第一电源电位Vdd向负载电容Co在短时间内进行电流充电，输出电压Vout脉冲式地响应急速上升。
输出电压Vout在到达比输入电压Vinp低出偏移电压ΔV的电压的时刻，NMOS212导通，与此相伴，PMOS231也导通。在此时，输入电压Vinp与输出电压Vout的电压差就是偏置电压ΔV，通过利用这个电压差，以通过输出段电路140的PMOS141恒定的电流向负载电容充电，使输出电压Vout以直线响应速度到达输入电压Vinp。
而且，当输入电压Vinp从第一电源电位Vdd变化到地电位Vss时，由上升侧输入段电路220以及输出段电路230进行同样的动作。
根据实验数据，在负载电容Co为147μF，使输入电压Vinp从0.1V变化到4.9V的情况下，输出电压Vout的响应在4μs以内。此时的电路静止电流为7μA，今后还可能进一步降低消耗。该电路尺寸为45μm×25μm，作为要求小型化的TFT-LCD等用的缓冲电路是有效的。
以上，在运算放大器100的输出电流，在输出电压Vout的上升侧与下降侧的双方被限定为小电流时，高速响应输入电压Vinp的变化，生成输出电压Vout，并可以减少作为全体的消耗电能。通过设置数百个这样的缓冲电路构成驱动器IC，可以实现以低消耗电能，具有大容量驱动，高速响应能力的显示装置源极驱动器用的驱动器IC。
图4是表示本发明实施例2的缓冲电路的构成的图。在该图4的实施例2中，连接成电压跟踪方式的运算放大器300，对于输出电压Vout的上升侧输出限制大小的恒定的输出电流，对于输出电压Vout的下降侧通过开关电路流过实质上没有限制的电流。加速器320对应该运算放大器300的构成，只对输出电压Vout的上升侧加速输出。
在图4中，运算放大器300具备由MOSFET301～305构成的差动放大电路、以及由MOSFET311、312构成的输出部，输入电压Vinp被输入到非反相输入端子的同时，输出电压Vout被反馈输入到反相输入端子。PMOS301和PMOS311在该栅极施加一定的偏置电压Vb3，作为恒流源而动作。而且，NMOS305和NMOS304构成电流镜结构。
加速器320具备具有由NMOS322、323、恒流源321、324构成的偏移电压ΔV的差动放大电路、以及有PMOS331构成的开关电路。该差动放大电路，当施加在NMOS322的栅极上的输入电压Vinp比施加在NMOS323的栅极上的输出电压Vout大出规定的偏移电压ΔV时，保持偏移电压ΔV以使NMOS322动作。
在该图4的缓冲电路中，由于将静止状态的电流设定为低值，输入电压Vinp与输出电压Vout相等的恒常状态消耗电能减少。设想当输入电压Vinp从恒常状态到上升了偏移电压ΔV以上的电压值时，由于可从PMOS311供给的电流是小的低电流，因此不可能由此对负载电容快速充电。
另一方面，在加速器320中，输入电压Vinp比输出电压Vout高出偏移电压ΔV时，NMOS322成为导通状态，其漏极电位降低，PMOS331成为导通状态。
这样，负载电容被通过PMOS331流过的大电流进行急速充电。这个急速充电，在当输出电压Vout比输入电压Vinp低出偏移电压ΔV的时刻结束。然后，由从PMOS311来的恒常电流，根据其驱动能力对负载电容Co进行充电，使输出电压Vout与输入电压Vinp变得相等。负载电容Co的充电结束后进入恒常状态。
当输入电压Vinp下降到低于这个恒常状态的情况下，NMOS312成为导通状态，对负载电容Co的电荷进行急速放电，使输出电压Vout与输入电压Vinp变得相等。所以，即使没有加速器320的加速也可以进行高速响应。
图5是表示本发明实施例3的缓冲电路的构成的图。在该图5的实施例3中，连接成电压跟踪方式的运算放大器400，对于输出电压Vout的下降侧输出限制大小的恒定的输出电流，对于输出电压Vout的上升侧通过开关电路流过实质上没有限制的电流。加速器420对应该运算放大器400的构成，只对输出电压Vout的下降侧加速输出。所以图5的缓冲电路与图3的缓冲电路对比，上升侧与下降侧是互逆的关系。
在图5中，运算放大器400具备由MOSFET401～405构成的差动放大电路、以及由MOSFET411、412构成的输出部，输入电压Vinp被输入到非反相输入端子的同时，输出电压Vout被反馈输入到反相输入端子。PMOS401和PMOS411在该栅极施加一定的偏置电压Vb4，作为恒流源而动作。而且，NMOS405和NMOS404构成电流镜结构。
加速器420具备具有由NMOS422、423、恒流源421、424构成的偏移电压ΔV的差动放大电路、以及由PMOS431构成的开关电路。该差动放大电路，当施加在NMOS422的栅极上的输入电压Vinp比施加在NMOS423的栅极上的输出电压Vout大出规定的偏移电压ΔV时，保持偏移电压ΔV以使NMOS422动作。
在该图5的缓冲电路中，与图4的缓冲电路只是在上升侧和下降侧呈互逆的关系，却可以进行同样的动作，得到同样的效果。
所以在图4、图5的第二、第三实施例中，也可以在高速响应输入电压Vinp的变化，产生输出电压Vout的同时，降低整体的电能消耗。而且，运算放大器300、400的输出电流，当无论是输出电压的上升侧或下降侧都被限制为小电流的情况，也可以加速其输出电流限制侧的输出。
由被连接成电压跟踪方式的，缓冲输入电压输出输出电压的运算放大装置和在其输入电压与输出电压之间存在规定的偏移电压以上的电压差时，输出大于运算放大器的输出电流的大电流的输出加速装置，共同驱动负载。这样，当输入电压有变化时，输入电压与输出电压的差到达规定的偏移电压以下，主要由加速电路向负载供给电流，这以后有运算放大装置向负载供给电流使输出电压变得(与输入电压)相等。所以，不但可以高速响应输入电压的变化，还可以降低整体的电能消耗。
当运算放大器的输出电流在输出电压的上升侧与下降侧的两方面都被限制为小电流时，以及上升侧或下降侧的任何一方被限制为小电流时的任一的情况，都可以加速其被限制电流侧的输出。
进而，通过设置多个本发明的缓冲电路(比如数百个)构成驱动器IC，就可以实现以低电能消耗，具有大容量驱动能力、可以高速响应的显示装置用源驱动等用的驱动器IC。
权利要求
1.一种缓冲电路，其特征在于具备构成向非反相输入端子输入输入电压，将输出至输出端子的输出电压反馈输入到反相输入端子的运算放大装置；作为差动输入而输入所述输入电压与所述输出电压，当其2个输入存在超过规定的偏移电压的差时，向所述输出端子输出比所述运算放大装置的输出电流大的输出电流的输出加速装置。
2.如权利要求1所述的缓冲电路，其特征在于所述输出加速装置具备具有所述规定的偏移电压的差动放大部；连接于电源电位与所述输出端子之间，对应所述差动放大部的输出而被导通或截止的开关部。
3.如权利要求2所述的缓冲电路，其特征在于所述差动放大部具有当所述输入电压比所述输出电压高出第一偏移电压时，产生第一输出的第一差动放大电路；当所述输出电压比所述输入电压高出第二偏移电压时，产生第二输出的第二差动放大电路，所述开关部具有连接于第一电源电位和所述输出端子之间，对应所述第一输出而被导通或截止的第一开关电路；连接于所述输出端子与所述第二电源电位之间，对应所述第二输出而被导通或截止的的第二开关电路。
4.如权利要求2所述的缓冲电路，其特征在于所述运算放大装置将从所述第一电源电位向所述输出端子的电流限制在规定的电流值，通过开关电路使从所述输出端子向第二电源电位流过电流，所述输出加速装置具备具有所述规定的偏移电压的差动放大电路；连接于所述第一电源电位与所述输出端子之间，对应所述差动放大部的输出而被导通或截止的开关部。
5.一种驱动器IC，其特征在于包含多个如权利要求1～4所述的缓冲电路。
全文摘要
本发明提供一种缓冲电路以及驱动器IC。由将输入电压进行缓冲输出的运算放大装置及当在其输入·输出电压间存在规定的偏移电压以上的电压差时，输出比从运算放大装置输出的电流大的电流的输出加速装置共同驱动负载。这样，当输入电压发生变化时，在输入电压与输出电压的差到达规定的偏移电压以下为止，主要由输出加速电路向负载供给电流，之后，由运算放大装置向负载供给电流使得输入输出电压变成相等。由此，可减小在静止状态下的恒流源的电流值，并且通过附加只有在状态变化时进行供给负载电流或吸收负载电流动作的电路，可实现大容量驱动能力、高速输出响应，同时可降低电能消耗。
文档编号H03K19/0175GK1497840SQ20031010137
公开日2004年5月19日 申请日期2003年10月16日 优先权日2002年10月16日
发明者井口普之 申请人:罗姆股份有限公司