专利名称：驱动电路、液体排放衬底和喷墨打印头的制作方法
技术领域：
本发明涉及驱动电路、液体排放衬底以及喷墨打印头。
背景技术：
日本专利特开No. 11-138775公开了一种振铃抑制电路，其中多个开关元件并联连接，定时控制电路将各个开关元件的开关时刻控制成彼此不同。日本专利特开No. 2003-069414公开了一种输出电路,其中多个晶体管的阈值通过将晶体管的衬底杂质浓度或衬底电势设置成不同的值而设置成不同值。
然而，这些相关技术存在如下问题。前一技术需要设置新的定时电路以将多个开关元件的驱动时刻设置为彼此不同。这增加了电路面积。后一技术改变了多个晶体管之间的衬底杂质浓度或衬底电势。为此，在制造工艺中需要增加步骤，增大了制造成本。
发明内容
本发明提供一种驱动电路，其具有小的电路面积和简单的制造工艺，并能抑制振Tl。本发明的第一方面提供一种驱动电路，该驱动电路包括在第一节点和第二节点之间并联电连接的多个MOS晶体管，并通过该多个MOS晶体管驱动电连接在第一节点和第三节点之间的负载，其中该多个MOS晶体管包括具有彼此不同的沟道长度且因此具有彼此不同的阈值电压的至少两个MOS晶体管。本发明的第二方面提供一种液体排放衬底，该衬底包括用于液体的通道、加热该通道中的液体的加热元件以及驱动作为负载的该加热元件的上述驱动电路。本发明的第三方面提供一种喷墨打印头，其包括与用于墨的孔连通的通道、加热该通道中的墨的加热元件以及驱动作为负载的该加热元件的上述驱动电路。本发明的另外的特征将通过下面对示例性实施例的描述(参照附图)而变得明显。
图I是根据本发明一实施例的喷墨打印头的电路图；图2是根据本发明一实施例的电路图；图3是根据本发明一实施例的时序图；图4是根据一实施例的图2中的晶体管的截面示意图；以及图5是根据一实施例的图4中的晶体管的图表。
具体实施例方式现在将参照附图描述本发明的优选实施例。图I是例示根据本发明一实施例的喷墨打印头的电路图。该喷墨打印头包括加热元件块10、驱动电路块20、以及控制驱动电路块20的控制电路30。加热元件块10包括多个加热器10-1至10-n。驱动电路块20包括将参照图2描述的开关电路20-1至20-n。控制电路30供应输入数据到开关电路20_1至20-n。控制电路30控制开关电路20-1至20_n的传导。第一电源VH向加热器10_1至10-n供应电流，使得加热器10-1至10-n发热。到开关电路的输入信号为Vi-I至Vi_n，输出电流信号为Io-I至Io-n。图2是等效电路图，示出根据本发明第一实施例的加热器10-1和开关电路20-1。开关电路20-1包括用作开关元件的四个MOS晶体管SI至S4。在该例子中，四个MOS晶体管SI至S4具有不同的沟道长度。由于MOS晶体管的短沟道效应，所以MOS晶体管SI至S4的阈值电压为不同的电压Vthl至Vth4。Vthl至Vth4具有如下关系Vthl〈Vth2〈Vth3〈Vth4。MOS晶体管SI至S4中的每一个的输出端子的一端均电连接至第一节点NI。用作负载的加热器10-1的一端电连接至第一节点NI，加热器10-1的另一端经第三节点N3电连接至第一电源VH。MOS晶体管SI至S4中的每个的输出端子的另一端电连接至第二节点N2。第二节点N2电连接至第二电源(在本示例中为地电势)。MOS晶体管SI至S4的输入栅极接收来自控制电路30的控制信号Vi-Ι。以此方式，MOS晶体管SI至S4并联电连接。图 3所示的电流C1-C4的波形为分别流经MOS晶体管SI至S4的电流信号的示意性波形。开关电路20-1的操作将参照图2和3来说明。首先，控制信号Vi-I输入到开关电路。由于MOS晶体管SI至S4的阈值电压Vthl至Vth4彼此不同，所以流经MOS晶体管SI至S4的电流展现出图3示意性示出的电流C1至C4的波形。电流C2从电流Cl的前沿延迟h上升，并在从电流Cl的后沿提前t/的时刻下降。类似地，电流C3和C4从电流Cl的前沿延迟〖2和〖3上升，并在提前t2’和t3’的时刻下降。在理想状态下，开关电路的输出电流信号Io (η)具有图3中的Io (η)所表示的阶梯式波形。尽管流经从第一节点延伸到第三节点的路径的电流的前沿和后沿包括几乎相同的高频成分，但是驱动电流的高频成分的幅度可以被抑制。结果，上冲和下冲的幅度可以被抑制，抑制了振铃。因此，加热器10-1和MOS晶体管SI至S4的劣化以及由噪音产生所导致的故障可以被抑制。在图2和3所示的第一实施例中，开关电路20 (η)中的开关元件的数量为四。但是，这仅是一个例子。多个MOS晶体管中的至少两个能够具有不同的沟道长度。即使在这种情形下，也可以抑制振铃，因为电流流经开关的时刻由于阈值电压差异而彼此不同。当控制电路30的电源电压低时，可以在控制电路30和驱动电路块20之间插置电平移动电路。图4是例示MOS晶体管SI至S4的结构的截面示意图。在这个例子中，具有LOCOS偏移结构的η型MOS晶体管形成在P型硅半导体衬底上。然而，结构是任意的，只要晶体管可以通过沟道长度调节阈值电压即可。LOCOS偏移结构是这样一种结构，其中元件隔离区域形成在部分或全部栅电极和部分漏极区域之间以确保栅电极和漏极区域之间的长距离。尤其在需要高电压容限时，该结构是优选的。图4中的MOS晶体管为横向DMOS (双扩散M0S)晶体管。由于DMOS晶体管也是在电压容限方面优良的器件，所以DMOS晶体管和LOCOS偏移结构的同时使用对于更高的电压容限而言是优选的。图4所示的结构仅是示例，本发明不限于此。在图4中，η_型阱区域202和ρ型阱区域203形成在ρ_型半导体衬底201的上表面上。η+型杂质区域204形成在η_型阱区域202的部分表面中。用作源极的η+型杂质区域205形成在ρ型阱区域203的部分表面中。η_型阱区域202和η+型杂质区域204形成漏极区域。P型阱区域203为形成MOS晶体管的沟道的部分，沟道通过施加到栅极的电压形成。栅极氧化物膜206形成在具有这些如此形成的区域的半导体衬底的整个表面上。L0C0S207形成在n_型阱区域202中的部分栅极氧化物膜206中。L0C0S207的一端延伸至与杂质区域204的末端对应的位置。L0C0S207的另一端延伸至n_型阱区域202和ρ型阱区域203之间的边界208。然而，LOCOS的该另一端不到达边界208的位置，停留在η_型阱区域202中的位置处。栅电极209形成在η_型阱区域202和ρ型阱区域203上侧的栅极氧化物膜206和L0C0S207上。栅极电极209的一端延伸至与η+型杂质区域205的末端对应的位置，其另一端停留在L0C0S207上。表示在位于栅极电极209与η +型杂质区域205之间的边界210与边界208之间的距离的沟道长度Lp可以通过在制造工艺中当在ρ型阱区域203中形成η+型杂质区域205时的掩模来限定。此时，限定不同沟道长度的掩模可以应用到形成驱动电路的多个MOS晶体管。调整沟道长度Lp的步骤不需要制造工艺中的额外工艺，不同于改变衬底的杂质浓度。通过调整通道长度Lp，可以使MOS晶体管的阈值电压彼此不同。
图5是例示MOS晶体管的短沟道效应的特性的图表。在该图表中，沟道长度Lp沿横轴绘制，阈值电压Vth沿纵轴绘制。如从图5显见的那样，阈值电压可以通过精细地改变沟道长度Lp来调整。此外，将说明液体排放衬底。液体排放衬底包括根据本发明的驱动电路、由驱动电路驱动的加热元件、以及液体通道。加热元件设置成加热通道中的液体。通道中的液体被加热和排放。液体从与通道连通的孔排放。下面，将对喷墨打印头进行说明。在喷墨打印头中，用作墨液体通道的部件设置在喷墨头衬底上，喷墨头衬底包括根据本发明的驱动电路和加热元件。加热元件设置成加热通道。由根据本发明的驱动电路驱动的加热元件加热在通道中的墨。然后墨从与通道连通的墨孔排放，并用于在打印纸等上打印。如上所述，不同的阈值电压可以通过调整MOS晶体管SI至S4的沟道长度来设定。结果，可以提供抑制振铃生成的开关电路20-(n)而不增加电路面积且不增加制造步骤。尽管已经参照示范性实施例描述了本发明，但是将理解，本发明不限于所公开的示范性实施例。所附权利要求的范围将被赋予最宽解释从而涵盖所有这样的修改以及等效结构和功能。
权利要求
1.一种驱动电路，包括并联电连接在第一节点和第二节点之间的多个MOS晶体管，并通过该多个MOS晶体管驱动电连接在该第一节点和第三节点之间的负载，其中该多个MOS晶体管包括具有彼此不同的沟道长度且因此具有彼此不同的阈值电压的至少两个MOS晶体管。
2.根据权利要求I所述的电路，其中，该多个MOS晶体管中的每一个均具有LOCOS偏移结构。
3.一种液体排放衬底，包括 用于液体的通道； 加热该通道中的液体的加热元件；以及 权利要求I或2中限定的驱动电路， 其中，该驱动电路驱动作为负载的该加热元件。
4.一种喷墨打印头，包括 与用于墨的孔连通的通道； 加热该通道中的墨的加热元件；以及 权利要求I或2中限定的驱动电路， 其中，该驱动电路驱动作为负载的该加热元件。
全文摘要
本发明的示范性实施例提供驱动电路、液体排放衬底和喷墨打印头。一种驱动电路包括并联电连接在第一节点和第二节点之间的多个MOS晶体管，并通过该多个MOS晶体管驱动电连接在该第一节点和第三节点之间的负载，其中，该多个MOS晶体管包括具有彼此不同的沟道长度且因此具有彼此不同的阈值的至少两个MOS晶体管。
文档编号H03K19/094GK102862389SQ201210226799
公开日2013年1月9日 申请日期2012年7月3日 优先权日2011年7月7日
发明者远藤航, 大村昌伸 申请人:佳能株式会社