比较器、显示基板和显示装置制造方法
【专利摘要】本发明公开了一种比较器、显示基板和显示装置，涉及显示【技术领域】，能够在SOG应用在显示装置上时由单类型的TFT构成比较器完成模拟电压比较。所述比较器包括第一至第五薄膜晶体管，第一薄膜晶体管的源极作为参考电压输入端，第二薄膜晶体管的源极作为比较器的输入端，第一薄膜晶体管、第三薄膜晶体管和第五薄膜晶体管由其栅极连接的第一时钟信号输入端输入的信号控制其导通和截止的状态，第二薄膜晶体管和第四薄膜晶体管由第二时钟信号输入端控制，还包括第一至第三反相器，由与第一至第五薄膜晶体管相同类型的薄膜晶体管构成；所述显示基板包含所述比较器；所述显示装置包含所述显示基板。
【专利说明】比较器、显示基板和显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种比较器、显示基板和显示装置。
【背景技术】
[0002] 系统集成在玻璃基板（System On Glass，简称S0G)，是指将系统电路做在玻璃基 板上，S0G应用在显示装置，可以将行驱动器、源驱动器、多路选择器、直流电源转换器、数模 转换器、及时序控制器等模块的驱动系统集成在玻璃基板上，可以使屏幕边框更小化，具有 成本低、重量轻等优势。
[0003] 在显示装置中，通常模拟电压比较是由显示基板外围的集成电路（Integrated Circuit，简称1C)内部的运算放大器构成的比较器来完成的，S0G用于显示装置中时，在 显示基板的玻璃基板上通常只能形成单类型的薄膜晶体管（Thin-Film Transistor,简称 TFT)，而构建运算放大器需要多种类型的TFT，S0G应用在显示装置上时很难构成运算放大 器，从而不能构成比较器完成模拟电压的比较。
【发明内容】
[0004] 本发明提供一种比较器、显示基板和显示装置，能够在S0G应用在显示装置上时 由单类型的TFT构成比较器完成模拟电压比较。
[0005] 为解决上述技术问题，本发明采用如下技术方案：
[0006] -方面，本发明提供一种比较器，包括第一薄膜晶体管，其源极连接于参考电压输 入端，其栅极连接于第一时钟信号输入端；第二薄膜晶体管，其源极作为所述比较器的输入 端，其栅极连接于第二时钟信号输入端，其漏极连接于所述第一薄膜晶体管的漏极；电容， 其第一端连接于所述第二薄膜晶体管的漏极；第一反相器，其输入端连接于所述电容的第 二端；第三薄膜晶体管，其源极连接于所述第一反相器的输入端，其栅极连接于所述第一时 钟信号输入端，其漏极连接于所述第一反相器的输出端；第四薄膜晶体管，其源极连接于所 述第一反相器的输出端，其栅极连接于所述第二时钟信号输入端；第二反相器，其输入端连 接于所述第四薄膜晶体管的漏极，其输出端作为所述比较器的输出端；第五薄膜晶体管，其 源极连接于所述第二反相器的输入端，其栅极连接于所述第一时钟信号输入端；第三反相 器，其输入端连接于所述第二反相器的输出端，其输出端连接于所述第五薄膜晶体管的漏 极。
[0007] 具体地，所述第一反相器包括第六薄膜晶体管，其源极连接于第一电平输入端，其 栅极连接于第二电平输入端；第七薄膜晶体管，其源极连接于第三电平输入端，其栅极作为 所述第一反相器的输入端，其漏极连接于所述第六薄膜晶体管的漏极。
[0008] 具体地，所述第二反相器包括第八薄膜晶体管，其源极连接于第一电平输入端，其 栅极连接于第二电平输入端；第九薄膜晶体管，其源极连接于第三电平输入端，其栅极作为 所述第二反相器的输入端，其漏极连接于所述第八薄膜晶体管的漏极。
[0009] 具体地，所述第三反相器包括第十薄膜晶体管，其源极连接于第一电平输入端，其 栅极连接于第二电平输入端；第十一薄膜晶体管，其源极连接于第三电平输入端，其栅极作 为所述第三反相器的输入端，其漏极连接于所述第十薄膜晶体管的漏极。
[0010] 具体地，所述第一至第十一薄膜晶体管为N型薄膜晶体管；所述第一电平输入端 和第二电平输入端为高电平输入端，所述第三电平输入端为低电平输入端。
[0011] 进一步地，所述第一电平输入端为第一高电平输入端，所述第二电平输入端为第 二高电平输入端，所述第三电平输入端为低电平输入端，所述第二高电平输入端的电位大 于所述第一高电平输入端的电位。
[0012] 具体地，所述第一至第十一薄膜晶体管为P型薄膜晶体管；所述第一电平输入端 和第二电平输入端为低电平输入端，所述第三电平输入端为高电平输入端。
[0013] 具体地，所述第一时钟信号输入端和第二时钟信号输入端分别输入相反的时钟信 号。
[0014] 另一方面，本发明还提供一种显示基板，包括上述比较器。
[0015] 另一方面，本发明还提供一种显示装置，包括上述的显示基板。
[0016] 本发明实施例提供的比较器，显示基板和显示装置，可以用多个单一类型的薄膜 晶体管与电容构成的比较器能够完成模拟电压的比较，并根据比较的结果输出稳定的高低 电平，在S0G用于显示装置时，可以在显示基板的玻璃基板上形成多个单类型的TFT，构成 比较器的电路，完成模拟电压的比较，从而无需在显示基板外围设置单独的1C，可以实现屏 幕的窄边框设计，并且成本低。
【专利附图】
【附图说明】
[0017] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0018] 图1为本发明实施例提供的一种比较器的电路图；
[0019] 图2为图1的比较器的工作时序图；
[0020] 图3为本发明实施例提供的另一种比较器的电路图；
[0021] 图4为本发明实施例提供的另一种比较器的电路图。
【具体实施方式】
[0022] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0023] 如图1所示，本发明提供一种比较器，包括：第一薄膜晶体管M1，其源极连接于参 考电压输入端Vref，其栅极连接于第一时钟信号输入端CLK ;第二薄膜晶体管M2,其源极作 为比较器的输入端Vin，其栅极连接于第二时钟信号输入端CLKB，其漏极连接于第一薄膜 晶体管Ml的漏极作为第一节点P1 ;电容C，其第一端连接于第二薄膜晶体管M2的漏极；第 一反相器W1，其输入端连接于电容C的第二端；第三薄膜晶体管M3,其源极连接于第一反相 器W1的输入端作为第二节点P2,其栅极连接于第一时钟信号输入端CLK，其漏极连接于第 一反相器W1的输出端作为第三节点P3 ;第四薄膜晶体管M4,其源极连接于第一反相器W1 的输出端，其栅极连接于第二时钟信号输入端CLKB ;第二反相器W2,其输入端连接于第四 薄膜晶体管M4的漏极，其输出端作为比较器的输出端Vout ;第五薄膜晶体管M5,其源极连 接于第二反相器W2的输入端作为第四节点P4,其栅极连接于第一时钟信号输入端CLK ;第 三反相器W3,其输入端连接于第二反相器W2的输出端，其输出端连接于第五薄膜晶体管M5 的漏极。
[0024] 具体地，第一反相器W1，可以包括第六薄膜晶体管M6,其源极连接于第一电平输 入端，其栅极连接于第二电平输入端；第七薄膜晶体管M7,其源极连接于第三电平输入端， 其栅极作为第一反相器W1的输入端，其漏极连接于第六薄膜晶体管M6的漏极。
[0025] 具体地，第二反相器W2,可以包括第八薄膜晶体管M8,其源极连接于第一电平输 入端，其栅极连接于第二电平输入端；第九薄膜晶体管M9,其源极连接于第三电平输入端， 其栅极作为第二反相器W2的输入端，其漏极连接于第八薄膜晶体管M8的漏极。
[0026] 具体地，第三反相器W3,可以包括第十薄膜晶体管M10,其源极连接于第一电平输 入端，其栅极连接于第二电平输入端；第十一薄膜晶体管M11，其源极连接于第三电平输入 端，其栅极作为第三反相器W3的输入端，其漏极连接于第十薄膜晶体管M10的漏极。
[0027] 第一至第十一薄膜晶体管可以为N型薄膜晶体管或P型薄膜晶体管，以下通过由 N型薄膜晶体管形成的比较器的工作过程为例具体说明本发明实施例。
[0028] 如图2所示，第一时钟信号输入端输入周期性的第一时钟信号CLK，第二时钟信号 输入端输入与CLK相反的第二时钟信号CLKB，参考电压输入端输入参考电压Vref，比较器 的输入端输入信号Vin，该比较器用于对Vin和Vref进行比较。
[0029] 该比较器的工作过程可以分为准备阶段和比较阶段两个阶段。CLK的每个周期包 括准备阶段和比较阶段，CLK为高电平时为准备阶段，CLK为低电平时为比较阶段。
[0030] 在准备阶段，CLK为高电平，CLKB为低电平，此时第一薄膜晶体管Ml导通、第二薄 膜晶体管M2截止，第一节点P1的电压Vpl等于参考电压Vref，第三薄膜晶体管M3导通，将 第一反相器W1短接，第二节点P2的电压Vp2与第三节点P3的电压Vp3相等，第四薄膜晶 体管M4截止，第五薄膜晶体管M5导通，第二反相器W2与第三反相器W3构成一个锁存器， 该锁存器能够使比较器的输出电压Vout保持上一个比较阶段的输出电压值，例如在上一 个比较阶段输出为低电平，进入准备阶段至下一个比较阶段开始前，可以使比较器的输出 保持低电平。
[0031] 在比较阶段，CKL为低电平，CLKB为高电平，此时第一薄膜晶体管Ml截止、第二薄 膜晶体管M2导通，第二节点P2浮空，当Vref大于Vin时，第一节点P1的电压Vpl被拉低至 Vin，电容C具有存压差的作用，第二节点P2的电压Vp2被拉低，拉低的大小为Vref与Vin 的差值，第三薄膜晶体管M3截止，第一反相器W1起作用使第三节点P3的电压为高电平，第 四薄膜晶体管M4导通，第三节点P3的电压Vp3等于第四节点P4的电压Vp4,第五薄膜晶 体管M5截止，第二反相器W2输入为高电平，输出低电平Vss，该比较器的输出电压Vout为 低电平Vss ;当Vref小于Vin时，第二节点P2的电压Vp2被抬高了，抬高的大小为Vref与 Vin的差值，类似地，经过第一反相器W1后可知第三节点P3与第四节点P4的电压都为低电 平，经过第二反相器W2之后比较器输出电压Vout为高电平VDD。需要说明的是，上述电容 C可以在薄膜晶体管制作工艺中形成。
[0032] 本发明实施例提供的比较器，可以用多个单一类型的薄膜晶体管与电容构成的比 较器能够完成模拟电压的比较，并根据比较的结果输出稳定的高低电平，在S0G用于显示 装置时，可以在显示基板的玻璃基板上形成多个单类型的TFT，构成比较器的电路，完成模 拟电压的比较，从而无需在显示基板外围设置单独的1C，可以实现屏幕的窄边框设计，并且 成本低。
[0033] 具体地，第一至第十一薄膜晶体管可以为N型薄膜晶体管。如图1所示，第一电平 输入端和第二电平输入端为高电平输入端VH，第三电平输入端为低电平输入端VL。
[0034] 进一步地，如图3所示，第一至第十一薄膜晶体管为N型薄膜晶体管，第一电平输 入端为第一高电平输入端VH，第二电平输入端为第二高电平输入端VHH，第三电平输入端 为低电平输入端VL，第二高电平输入端VHH的电位大于第一高电平输入端VH的电位。用 比第一高电平输入端VH输入的电压更高的第二电平输入端VHH输入的电压驱动第一反相 器W1的第六薄膜晶体管M6、第二反相器W2的第八薄膜晶体管M8和第三反相器W3的第十 薄膜晶体管M10,当使用VH的电压驱动上述薄膜晶体管时会有阈值电压损失，用更高VHH的 电压驱动上述薄膜晶体管可以减少这种损失，比较器输出端输出高电平时电压能够达到VH 端输入的电压。
[0035] 具体地，如图4所示，第一至第十一薄膜晶体管可以为P型薄膜晶体管。第一电平 输入端和第二电平输入端为低电平输入端VL，第三电平输入端为高电平输入端VH。当然， 类似于全为N型薄膜晶体管组成的比较器，第一电平输入端为第一低电平输入端VL，第二 电平输入端为第二高电平输入端VLL。N型薄膜晶体管和P型薄膜晶体管区别在于，N型薄 膜晶体管为高电平导通，低电平截止，而P型薄膜晶体管为低电平导通，高电平截止，此时 CLK的每个周期包括准备阶段和比较阶段，CLK为低电平时为准备阶段，CLK为高电平时为 比较阶段。在比较阶段CLK为高电平，CLKB为低电平，Ml、M3和M5截止，M2和M4导通，在 准备阶段CLK为低电平，CLKB为高电平，Ml、M3和M5导通，M2和M4截止，其它工作过程与 上述N型薄膜晶体管构成的比较器的工作过程类似，当第一至第五薄膜晶体管为P型薄膜 晶体管，当参考电压输入端输入电压Vref大于比较器输入端的输入电压Vin，比较器的输 出端输出电压Vout为低电平VSS，当参考电压输入端输入电压Vref小于比较器输入端的输 入电压Vin，比较器输出端输出电压Vout为高电平VDD。
[0036] 具体地，如图2所示，第一时钟信号输入端CLK和第二时钟信号输入端CLKB分别 输入相反的时钟信号。
[0037] 本发明实施例还提供一种显示基板，包括上述比较器。
[0038] 本发明实施例提供的显示基板，可以用多个单一类型的薄膜晶体管与电容构成的 比较器能够完成模拟电压的比较，并根据比较的结果输出稳定的高低电平，在S0G用于显 示装置时，可以在显示基板的玻璃基板上形成多个单类型的TFT，构成比较器的电路，完成 模拟电压的比较，从而无需在显示基板外围设置单独的1C，可以实现屏幕的窄边框设计，并 且成本低。
[0039] 本发明实施例还提供一种显示装置，包括上述显示基板。具体地，显示装置可以 为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任 何具有显示功能的产品或部件。
[0040] 本发明实施例提供的显示装置，可以用多个单一类型的薄膜晶体管与电容构成的 比较器能够完成模拟电压的比较，并根据比较的结果输出稳定的高低电平，在S0G用于显 示装置时，可以在显示基板的玻璃基板上形成多个单类型的TFT，构成比较器的电路，完成 模拟电压的比较，从而无需在显示基板外围设置单独的1C，可以实现屏幕的窄边框设计，并 且成本低。
[0041] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1. 一种比较器，其特征在于，包括： 第一薄膜晶体管，其源极连接于参考电压输入端，其栅极连接于第一时钟信号输入 端； 第二薄膜晶体管，其源极作为所述比较器的输入端，其栅极连接于第二时钟信号输入 端，其漏极连接于所述第一薄膜晶体管的漏极； 电容，其第一端连接于所述第二薄膜晶体管的漏极； 第一反相器，其输入端连接于所述电容的第二端； 第三薄膜晶体管，其源极连接于所述第一反相器的输入端，其栅极连接于所述第一时 钟信号输入端，其漏极连接于所述第一反相器的输出端； 第四薄膜晶体管，其源极连接于所述第一反相器的输出端，其栅极连接于所述第二时 钟信号输入端； 第二反相器，其输入端连接于所述第四薄膜晶体管的漏极，其输出端作为所述比较器 的输出端； 第五薄膜晶体管，其源极连接于所述第二反相器的输入端，其栅极连接于所述第一时 钟信号输入端； 第三反相器，其输入端连接于所述第二反相器的输出端，其输出端连接于所述第五薄 膜晶体管的漏极。
2. 根据权利要求1所述的比较器，其特征在于， 所述第一反相器包括： 第六薄膜晶体管，其源极连接于第一电平输入端，其栅极连接于第二电平输入端； 第七薄膜晶体管，其源极连接于第三电平输入端，其栅极作为所述第一反相器的输入 端，其漏极连接于所述第六薄膜晶体管的漏极。
3. 根据权利要求2所述的比较器，其特征在于， 所述第二反相器包括： 第八薄膜晶体管，其源极连接于第一电平输入端，其栅极连接于第二电平输入端； 第九薄膜晶体管，其源极连接于第三电平输入端，其栅极作为所述第二反相器的输入 端，其漏极连接于所述第八薄膜晶体管的漏极。
4. 根据权利要求3所述的比较器，其特征在于， 所述第三反相器包括： 第十薄膜晶体管，其源极连接于第一电平输入端，其栅极连接于第二电平输入端； 第十一薄膜晶体管，其源极连接于第三电平输入端，其栅极作为所述第三反相器的输 入端，其漏极连接于所述第十薄膜晶体管的漏极。
5. 根据权利要求4所述的比较器，其特征在于， 所述第一至第十一薄膜晶体管为N型薄膜晶体管；所述第一电平输入端和第二电平输 入端为高电平输入端，所述第三电平输入端为低电平输入端。
6. 根据权利要求5所述的比较器，其特征在于， 所述第一电平输入端为第一高电平输入端，所述第二电平输入端为第二高电平输入 端，所述第三电平输入端为低电平输入端，所述第二高电平输入端的电位大于所述第一高 电平输入端的电位。
7. 根据权利要求4所述的比较器，其特征在于， 所述第一至第十一薄膜晶体管为P型薄膜晶体管；所述第一电平输入端和第二电平输 入端为低电平输入端，所述第三电平输入端为高电平输入端。
8. 根据权利要求1至7中任意一项所述的比较器，其特征在于， 所述第一时钟信号输入端和第二时钟信号输入端分别输入相反的时钟信号。
9. 一种显示基板，其特征在于，包括：如权利要求1至8中任意一项所述的比较器。
10. -种显示装置，其特征在于，包括：如权利要求9所述的显示基板。
【文档编号】H03K5/22GK104092448SQ201410272998
【公开日】2014年10月8日 申请日期:2014年6月18日 优先权日:2014年6月18日
【发明者】段立业, 王俪蓉 申请人:京东方科技集团股份有限公司