技术总结
本发明提供了一种时钟偏斜纠正方法及电路、终端设备，该方法包括：确定待进行时钟偏斜纠正的目标时序逻辑单元块，确定目标时序逻辑单元块中参考时序逻辑单元块及纠正时序逻辑单元块，检测参考时序逻辑单元块输入时钟与纠正时序逻辑单元块输入时钟在相同时钟变化沿的时钟偏斜，根据时钟偏斜，计算对纠正时序逻辑单元块输入时钟的纠正参数，根据纠正参数，对纠正时序逻辑单元块输入时钟进行延时纠正。本发明可以纠正时钟偏斜的问题，打破传统时钟网络的局限的设计方法，亦解决了占用过多金属层影响芯片面积等问题。
技术研发人员：冯坚
受保护的技术使用者：深圳市紫光同创电子有限公司
文档号码：201611031294
技术研发日：2016.11.18
技术公布日：2017.05.31