锁相环的制作方法

本申请涉及锁相环以及相关方法。

背景技术：

锁相环(pll)是使用反馈路径产生输出信号的电子电路，其中相位以及在许多情况下输出信号的频率也被“锁定”到参考信号。特别地，通过在反馈路径中使用分频器，pll可以用来产生具有参考频率的若干倍的频率的输出信号。这可以例如被用在通信电路或其他电子设备中，以基于像具有相对较低频率的晶体振荡器信号的参考信号来产生具有相对较高频率的时钟信号。

各种类型的pll被使用，例如模拟pll、具有数字相位检测器的数字pll或者全数字pll，其中相位检测器、滤波器和振荡器均是数字组件。

这种数字pll的主要部件之一是数字受控振荡器(dco)，有时也被称为数控振荡器(nco)。dco将作为控制信号供应到dco的数字信号转换为具有由dco的控制信号和增益因子kdco确定的频率的输出信号。这种增益因子在许多实现中明显依赖于通常缩写为pvt的处理器、电压和温度变化。

高频pll(例如以在兆赫兹或千兆赫兹的范围内的频率工作)产生电磁场，这可能通过干扰靠近pll的电子设备或电路而引起问题。这种现象被称为电磁干扰emi。为了减少或避免这种电磁干扰，pll的输出信号的峰值输出功率需要低于某一预定限制。为了实现这一点，在一些实现中的pll的输出频率例如利用随机序列进行调制，从而在降低峰值功率的同时扩大输出频谱。这种方法例如在术语“扩频时钟”(ssc)下是已知的。这种方法减少了电磁干扰，但是同时也增加了由pll产生的信号的定时误差或抖动。如果抖动变大，例如在通信电路中，这可能导致例如通信错误。因此，抖动需要低于某一限制。如上所述，增益因子kdco取决于pvt，这可能导致相对较大的抖动。因此，期望至少部分地补偿pvt对数字pll的影响以减少抖动。

补偿至少工艺变化的一种方法是测量在生产测试期间由工艺变化引起的偏差并且将补偿值存储在寄存器中，然后将该补偿值用于补偿工艺变化。这种方法的一个缺陷是包括这种pll的所有芯片都需要经历这个过程，这在生产测试期间消耗时间。另一个缺点是只有工艺变化可以被补偿，而在实际使用期间发生的温度或电压变化不被补偿。

另一种常规方法是测量随机序列与pll的相位检测器的输出之间的互相关，并且使用开关控制器进行补偿。开关控制器根据上述相关性和一个或多个阈值以离散步长增加或减少校正值。在这种方法中，可能发生控制器的不稳定，并且控制器需要相对较大的芯片面积。

使用相关性的其他方法被公开在以下文献中，nicoladadalt等人，“anall-digitalpllusingrandommodulationforsscgenerationin65nmcmos”，isscc2013，ieeeinternationalsolid-statecircuitsconference(conferenceproceedings)，第252页起。

目的是提供锁相环，其中pvt变化可以至少部分地被补偿，并且与常规解决方案相比表现出增加的稳定性。

技术实现要素：

提供了如在权利要求1或权利要求16中限定的设备和如在权利要求12中限定的方法。从属权利要求限定进一步的实施例。

根据一方面，提供了一种设备，包括：

锁相环，包括相位检测器、耦合到相位检测器的输出的环路滤波器、以及可控振荡器，可控振荡器的控制输入耦合到环路滤波器的输出，

随机序列生成电路，被配置为生成随机序列，

相关性电路，被配置为形成随机序列与相位检测器的输出信号之间的相关性，

线性控制器电路，其被配置为基于相关性生成针对随机序列的校正因子，其中该设备被配置为根据基于校正因子修改的相关性来修改数字受控振荡器的控制输入处的信号。

根据另一方面，提供了一种方法，包括：

将锁相环中的相位差与随机序列相关联以形成相关性，

对相关性进行滤波，

基于滤波后的相关性通过线性控制器来确定增益校正因子，以及

基于增益校正因子和相位差来控制可控振荡器。

根据另一方面，提供了一种设备，包括：

数字锁相环，该数字锁相环包括：数字相位检测器、数字环路滤波器，其中数字环路滤波器的输入耦合到数字相位检测器的输出，并且数字环路滤波器的输出被耦合到加法器的第一输入；以及数字受控振荡器，其中数字受控振荡器的控制输入的输出被耦合到加法器的输出，并且其中数字受控振荡器的输出被耦合到相位检测器的输入，

随机序列发生器电路，

倍增器，其中倍增器的第一输入被耦合到随机序列发生器的输出，并且其中倍增器的第二输入被耦合到相位检测器的输出，

低通滤波器，其中低通滤波器的输入被耦合到倍增器的输出，

线性控制器，其中线性控制器的输入被耦合到低通滤波器的输出，并且线性控制器的输出确定校正因子，

另一个倍增器，该另一个倍增器被耦合到随机序列发生器电路的输出，以将随机序列发生器电路的输出与校正因子相乘，其中另一个倍增器的输出被耦合到加法器的第二输入。

以上概述仅旨在给出一些实施例的某些特征的简要概述，而不应被解释为限制。特别地，除了上述讨论的特征、元件或组件，其它实施例可以使用其它特征、元件或组件。

附图说明

图1是根据实施例的设备的框图，

图2是根据实施例的设备的框图，

图3至图6示出了图1和图2的实施例的各个部分的实现示例，

图7和图8示出了在一些实施例中可用的无限脉冲响应滤波器的示例，

图9至图12示出了用于说明目的的仿真和实验室测量结果，以及

图13是示出根据实施例的方法的流程图。

具体实施方式

在下文中，将参考附图详细描述各个实施例。这些实施例仅以示例的方式给出，并不被解释为限制。虽然可以描述包括多个特征或元件的实施例，但是这并不表示所有这些特征或元件对于实现都是必需的。相反，在其他实施例中，这些特征或元件中的一些可以被省略和/或可以被备选的特征或元件代替。除了明确示出和描述的特征或元件之外，可以提供其它特征或元件，例如在常规锁相环(pll)电路、设备和方法中使用的特征或元件。

在附图中示出的或本文描述的实施例中，功能块或元件之间的任何直接连接或耦合也可以，即，是不包括中间元件的连接或耦合，也可以由间接连接或耦合代替，即，是包括一个或多个附加中间元件的连接或耦合，只要基本上维持连接或耦合的总体目的和功能(例如传送某种信号、传送某种信息或者提供某种控制)。

关于实施例中的一个实施例描述的变化和修改也可以被应用于其他实施例。

本文所使用的术语“随机序列”还旨在包括伪随机序列或基本上具有随机序列特性的任何其他序列，特别是关于扩频时钟(ssc)的应用。

如本文所使用的线性控制器是被实现为线性系统的控制器，即，当h是将作为提供给线性控制器的时间t的函数的输入x(t)映射到控制器的输出y(t)的操作时，αy1(t)+βy2(t)＝h{αx1(t)+βx2(t)}应用于y1(t)＝h{x1(t)}，y2(t)＝h{x2(t)}，α、β为标量值。应当注意，在本文讨论的实施例中使用的线性控制器的数字实现中，这种线性行为存在于某个操作范围内，而饱和发生在操作范围之外。这是因为利用有限数目的位，可以表示有限范围的值，并且饱和发生在该范围之外。例如，如果控制器具有11位输出(包括符号位)，则输出值可以具有-1023至+1024的范围，在该范围之外饱和。此外，利用数字线性控制器，线性度受到量化的限制，即，仅在例如一个最低有效位(lsb)内精确。然而，这样的数字线性控制器也将被视为如本文所使用的线性控制器。

可以预测这种线性控制器的行为。如果在设计阶段被计算为稳定(数学上)，那么存在很大可能该线性控制器在实际实现中也稳定。利用非线性控制器，这更加困难。此外，相比于非线性控制器，线性控制器倾向于要求更少的芯片面积。

现在参考附图，图1示出了根据实施例的锁相环电路。图1的设备包括一般地用16表示的锁相环(pll)和附加组件10至15，以减少电磁干扰(emi)和/或抖动。

pll16包括减法器19，其用作相位检测器，以输出从具有增益kdco的数字受控振荡器(dco)112的输出得到的信号与参考信号之间的相位差。参考信号被提供为频率控制字(17)。积分器18可以用于累积频率控制字17。

pll的反馈路径包括用于与参考值tref相乘的倍增器113以及积分器114。积分器114累积反馈值。倍增器113代表当由dco112输出的时钟信号被提供为数字值时发生的增益。应当注意，这不需要被提供为特定组件或元件，但是在实施例中表示在设计pll时发生的增益。实施例中的这种增益可以有助于在所使用的控制器(下面描述)的采样频率改变时使设备保持稳定。

减法器19的输出被馈送到数字环路滤波器110，数字环路滤波器110基本上可以具有低通滤波功能。数字环路滤波器110的输出控制dco112。

迄今为止描述的是常规数字pll的实现示例。也可以使用其它常规的数字pll实现。

除了这种常规设计之外，pll16包括加法器111，该加法器111将被乘以倍增器11中的增益校正因子g0的随机序列与数字环路滤波器110的输出信号相加。随机序列由随机序列发生器电路10以任何常规方式(例如用于生成伪随机序列的任何常规方式)产生。

为了调整值g0，在一般地用13表示的电路部分中生成相关值xcorr_o。如图1所示，在某些实现中，xcorr_o可以被输出以用于测试目的。电路部分13包括倍增器14，该倍增器14提供由随机序列发生器电路10输出的随机序列与减法器19的输出信号(即相位差)之间的互相关。该相关性由低通滤波器15进行滤波，该低通滤波器15基本上提供平均值。在一些实施例中，低通滤波器15可以是无限脉冲响应(iir)滤波器。

信号xcorr_o被提供给线性控制器12，该线性控制器12控制倍增器11以调整g0。特别地，控制器12可以直接输出g0，或者可以输出与g0直接相关的值，例如与g0成比例的值，其中比例因子被附加地应用在倍增器11中。

在实施例中由线性控制器12提供的控制使得g0和kdco的乘积基本上是恒定的。以这种方式，可以减少或者甚至避免由pvt变化产生的抖动，并且通过将(被乘以g0的)随机序列应用于加法器111，在一些实施例中可以观察到emi要求。

图2示出了根据另一实施例的pll电路，其中更详细地示出了确定或调整g0的示例。已经参考图1讨论的元件和组件具有相同的参考标记，并且将不再讨论。特别地，也在图2中，提供了pll16、随机序列发生器10、倍增器14和低通滤波器15，其中低通滤波器15在一些实施例中可以再次为iir滤波器。

在图2的实施例中，值xcorr_o被提供给减法器20的负输入。针对xcorr，即，针对相关性的目标值从存储器21(例如寄存器)被提供给减法器20的正输入，并且表示目标值与实际值xcorr_o之间的差的减法器20的输出被提供给线性控制器22。目标值可以在工厂设定，并且例如可以基于仿真或测量。然后，线性控制器22根据减法器20的输出来设定g0。控制器22可以例如对减法器20的输出执行线性运算，以设定值g0。

接下来，参考图3至图6，示出了适用于基于集成的vhdl或类似实现的图1和图2的电路的各个部分的实现示例。这些实现示例仅用于提供更详细的理解，而不应被解释为限制。实现示例以所谓的位真格式(bittrueformat)提供，其中在实现期间考虑每个耦合的位宽度。

图3示出了提供相关性的图1和图2的倍增器14的实现示例。图3的实现示例从随机序列发生器接收伪随机二进制序列prbs以及接收可能具有不同位宽度的相位差值phdif。倍增器30执行实际相关。在31处，所得到的值被饱和到10位(即，输出是10位的值)，并且在32处，15个零被加到至少有效位以提供25位的值。然后将该值提供给无限脉冲响应滤波器，为此图4中示出了实现示例。

在图4中，由图3所示的相关级输出的数字信号被提供给加法器40的正输入。加法器40的输出在41处被饱和到27位，并且在42处右移值α，例如13位，尽管其他值也是可能的。在左侧，符号位被插入。在这方面，“右”和“左”是指数字值的通常表示，其中至少有效位被写在右侧，符号位在左侧，随后是最高有效位。框42的输出被提供给加法器43的输入。加法器43的输出被提供给sat(饱和)框44，sat(饱和)框44将滤波器的结果输出到实现图2的减法器20的功能的比较级，这将在稍后参考图5进行描述。通常，图4至图6中的sat框具有限制功能，该限制功能确保由相应的sat框的输出信号表示的数不超过某一预定值。

此外，sat框44的输出经由将值延迟一个时钟周期的延迟45被反馈到加法器43的另一个输入和减法器40的负输入。

在图5所示的比较级的实现中，由图4的滤波器输出的值被提供给框50，框50丢弃11个最低有效位并且饱和到+/-1024。结果被存储在寄存器51中作为xcorr_o，然后与来自存储器54的目标值xcorr_target_i相加，这对应于图2的减法器20的功能。加法器52的输出被提供给sat框53，然后sat框53将结果输出到图6所示的控制器。图6示出了图2的线性控制器22的实现示例。

在图6的控制器的实现示例中，来自图5的输入信号被提供给符号扩展框60，然后被提供给加法器65。加法器65的输出被提供给sat框61。sat框61的输出经由包括延迟64的反馈环路延迟一个时钟周期被反馈到加法器65的另一输入，从而形成积分器。因此，在图6的实现示例中，控制器是i(积分)控制器。也可以使用其他类型的线性控制器，如p(比例)控制器、pi(比例-积分)控制器或pid(比例-积分-微分)控制器。此外，sat框61的输出被提供给框62，其中15个至少有效位被丢弃并且结果被饱和到0-1023。根据实现，也可以如参数bw.gama所指示地丢弃不同数的最低有效。然后该输出被提供给寄存器63作为值g0或指示g0的值。

图7和图8示出了用于无限脉冲响应低通滤波器(例如图1或图2的滤波器15)的两种实现可能性，其中图8基本上对应于图4的具体实现，并且图7示出了备选实现。图7的示例示出了具有两个系数a、b的iir滤波器。数字输入序列x[n]在70处乘以系数a，并被提供给加法器71的第一输入。加法器71的输出端输出输出序列y[n]。此外，加法器71的输出在74处乘以系数b，并且在被反馈到第二输入71之前在72处被延迟。

图8示出了具有单个系数a的实现，其对应于图4的42处的右移位。在图8的滤波器中，输入序列x[n]被提供给减法器80的正输入。减法器80的输出在81处乘以系数a并且被提供给加法器82的第一输入。加法器82的输出对应于输出序列y[n]。此外，加法器82的输出在83处被延迟并且被反馈到加法器82的第二输入和减法器80的负输入。

也可以使用iir滤波器的其它实现。

接下来，为了进一步说明，参考图9至图12，将讨论仿真结果和测试结果。图9a至图9d示出了不同场景下的仿真结果，特别地是不同的频率。特别地，图9a和图9b示出了16mhz的相对较低的参考频率的模拟结果，图9c和图9d示出了40mhz的相对较高的参考频率(例如由图1和图2中的频率控制字17确定)的结果。

此外，图9a和图9b之间以及图9c和图9d之间的kdco是各不相同的。

曲线90、93、96和99示出了数字受控振荡器的随时间的输出频率f，其中图9a至图9d的实现中的频率在水平方向上被绘制以及针对图中所有曲线的时间都在垂直方向上。总仿真时间为45毫秒。这些曲线中频率的变化归因于扩频时钟，即，随机值的引入。

曲线92、94、97和910表示对应于或确定g0的线性控制器的输出信号co。曲线91、95、98和911表示值xcorr_o。

在所有情况下，无论参考值和kdco的扫描方向如何，控制器补偿kdco的漂移(在实际应用中该偏移可能例如由电压或温度变化引起)。

为了进一步说明，图10和图11示出了另一模拟结果。在图10中，曲线1002示出了kdco随时间从约2×10⁶到约3.5×10⁶的漂移。曲线1001示出了相应地减小的g0的相应行为。图10中的漂移在小于半秒的时间内。

图11示出了以百分比表示的dco的输出频率的相应的调制振幅。可以看出，相应的曲线1101几乎是一条平坦的线，这意味着g0和kdco的乘积保持几乎恒定。因此，例如由于pvt变化引起的kdco的漂移至少在很大程度上可以被补偿。

图12示出了根据针对示例实现的实验室测量数据的各种情况下的累积抖动。示出了针对各种工艺角(processcorner)和温度的数据，如图12右侧的图例所示。所示出的结果是调制振幅为0.5％、1％、1.5％和2％。对于每个调制振幅变化，示出了没有校准环路(nocal)、常规校准环路(oldcal)、另一校准环路(newloopab)和根据本文公开的技术实现的校准环路(newloop)的结果。可以看出，特别是对于较高的调制振幅，抖动明显降低，并且抖动与温度和工艺变化的变化也减小。

图13示出了根据实施例的方法。虽然该方法被示出和被描述为一系列动作或事件，但是动作或事件被示出的顺序不应被解释为限制，并且所描述的各种动作或事件可以例如重复地和/或连续地执行。为了便于说明，将参考图1和图2的设备来描述图13的方法。然而，图13的方法的使用不限于这些设备。

在1301处，该方法包括将在锁相环中确定的相位差与随机序列相关联，例如在图1和图2的倍增器14处。

在1302处，该方法包括对在1301处确定的相关性进行滤波，例如使用低通滤波器，如图1和图2的低通滤波器15。

在1303处，该方法包括通过如图1的线性控制器12或图2的控制器22的线性控制器，基于滤波后的相关性来确定增益校正因子，例如g0。

在1304处，该方法包括基于增益校正因子来控制数字受控振荡器，如振荡器112，例如通过在加法器111处将因子加到数字环路滤波器的输出信号。

使用本文公开的技术的实施例可以具有以下特征中的一个或多个。其他实施例可以具有其他特征。

由线性控制器提供的控制可以是稳定的、简单的、完全可预测的和可靠的。此外，根据一些实施例的设备可以容易地用常规的线性技术(如波特图、极点零点图等)进行分析。

实施例可以补偿工艺、温度和电压变化。像缓慢的温度漂移或工艺变化的缓慢偏差，以及像一些电压变化的快速变化都可能被补偿。

通过使用数字控制器，实施例可以免于模拟噪声。如在实施例中，当在芯片的正常操作期间发生补偿时，在芯片的生产期间不需要额外的校准。此外，相比于一些常规解决方案，实施例可能需要较少的芯片面积来实现。此外，一些实施例中的配置可以是简单的，例如在一些实施例中，可以仅配置一个寄存器(针对xcorr的目标值)。

至少一些实施例由以下给出的示例定义：

示例1.一种设备，包括：

锁相环，包括相位检测器、耦合到相位检测器的输出的环路滤波器、以及可控振荡器，可控振荡器的控制输入被耦合到环路滤波器的输出，

随机序列生成电路，被配置为生成随机序列，

相关性电路，被配置为形成随机序列与相位检测器的输出信号之间的相关性，

线性控制器电路，被配置为基于相关性生成针对随机序列的校正因子，其中该设备被配置为根据基于校正因子修改的相关性来修改数字受控振荡器的控制输入处的信号。

示例2.示例1的设备，还包括倍增器，被配置为将随机序列与校正因子相乘，以生成修改后的序列。

示例3.示例1的设备，还包括加法器，其中加法器的第一输入被耦合到环路滤波器的输出，其中加法器的第二输出被耦合以接收修改后的随机序列，并且其中加法器的输出被耦合到振荡器的控制输入。

示例4.示例1的设备，其中锁相环是数字锁相环，并且其中可控振荡器是数字受控振荡器。

示例5.示例1的设备，其中相关性电路是数字电路。

示例6.示例1的设备，其中线性控制器电路包括数字线性控制器。

示例7.示例1的设备，其中相关性电路包括：倍增器，被配置为将随机序列与相位发生器的输出信号相乘以生成相乘的信号；以及低通滤波器，用于对相乘的信号进行滤波以生成相关性。

示例8.示例7的设备，其中低通滤波器是无限脉冲滤波器。

示例9.示例1的设备，还包括减法器，该减法器被耦合以形成相关性与相关目标值之间的差值并且将差值提供给线性控制器电路。

示例10.示例1的设备，其中校正因子被配置为补偿可控振荡器的增益变化。

示例11.示例1的设备，其中数字控制器包括比例控制器、积分控制器、比例-积分控制器或比例-积分-微分控制器中的至少一个控制器。

示例12.一种方法，包括：

将锁相环中的相位差与随机序列相关联以形成相关性，

对相关性进行滤波，

基于滤波后的相关性通过线性控制器来确定增益校正因子，以及

基于增益校正因子和相位差来控制可控振荡器。

示例13.示例12的方法，其中对相关性进行滤波包括对相关性进行低通滤波。

示例14.示例12的方法，其中控制可控振荡器包括控制数字受控振荡器。

示例15.示例12的方法，其中控制可控振荡器包括将增益校正因子加到基于相位差的信号上以形成相加的信号，以及利用相加的信号控制可控振荡器。

示例16.一种设备，包括：

数字锁相环，该数字锁相环包括：数字相位检测器、数字环路滤波器，其中数字环路滤波器的输入被耦合到数字相位检测器的输出，并且数字环路滤波器的输出被耦合到加法器的第一输入；以及数字受控振荡器，其中数字受控振荡器的控制输入的输出被耦合到加法器的输出，并且其中数字受控振荡器的输出被耦合到相位检测器的输入，

随机序列发生器电路，

倍增器，其中倍增器的第一输入被耦合到随机序列发生器的输出，并且其中倍增器的第二输入被耦合到相位检测器的输出，

低通滤波器，其中低通滤波器的输入被耦合到倍增器的输出，

线性控制器，其中线性控制器的输入被耦合到低通滤波器的输出，并且线性控制器的输出确定校正因子，

另一个倍增器，该另一个倍增器被耦合到随机序列发生器电路的输出，以将随机序列发生器电路的输出与校正因子相乘，其中另一个倍增器的输出被耦合到加法器的第二输入。

示例17.示例16的设备，还包括减法器，其中减法器的第一输入被耦合到低通滤波器的输出，其中减法器的第二输入接收目标值，并且其中减法器的输出被耦合到线性控制器的输入。

示例18.示例16的设备，其中低通滤波器是无限脉冲滤波器。

鉴于上面讨论的修改和变化，显而易见的是，上述实施例仅作为示例性实施例，并不被解释为限制。