本申请涉及一种半导体装置，例如涉及一种形成有上电复位(power-onreset)电路的半导体装置以及上电复位信号的生成方法。
背景技术：
在形成有数字电路(digitalcircuit)的半导体装置中，设有对应于通电来将所述数字电路的状态初始化的上电复位电路。作为此种上电复位电路，提出有下述结构：利用包含电阻及电容器(capacitor)的rc电路来使外部供给的电源电压延迟，并通过反相器(inverter)等来将其二值化，将所述二值化的信号生成作为复位信号(例如参照日本专利特开2008-187475号公报)。所述上电复位电路是生成如下所述的信号来作为复位信号，即，仅在从通电时刻直至经过所述rc电路的延迟时间为止的期间成为催促复位的逻辑电平1(或0)，而随后维持为催促解除复位的逻辑电平0(或1)的状态。
技术实现要素：
[所要解决的问题]
然而，所述的上电复位电路中，尽管rc电路的延迟时间为固定，但从通电时刻直至电源电压的电压值达到所需电压值为止的时间、即所谓的电源电压的上升时间有时会大幅变动。因而，例如产生了下述问题：若电源电压的上升时间比所述rc电路的延迟时间长，则在对上电复位的对象电路供给的电源电压达到所需电压值之前，复位信号便会转变为催促解除复位的状态，从而不再进行上电复位。
本申请的目的在于提供一种不论通电时的电源电压的上升时间的长度如何，均能够切实地实施上电复位的半导体装置以及上电复位信号的生成方法。
[解决问题的技术手段]
本申请的半导体装置包括：调节器(regulator)，基于电源电压来生成稳定化电源电压并输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值；以及上电复位电路，生成信号来作为上电复位信号，所述信号紧随在进行所述电源电压的通电之后具有催促复位的第1电平，当所述内部电源线的电压值上升时，从所述第1电平转变为催促解除复位的第2电平。
本申请的上电复位信号的生成方法是一个半导体装置中的上电复位信号的生成方法，所述半导体装置形成有调节器，所述调节器基于电源电压来将稳定化电源电压输出至内部电源线，所述稳定化电源电压具有比所述电源电压低的电压值，所述上电复位信号的生成方法中，生成信号来作为所述上电复位信号，所述信号紧随在进行所述电源电压的通电之后具有催促复位的第1电平，当所述内部电源线的电压值上升时，转变为催促解除复位的第2电平。
[效果]
本申请中，生成下述信号来作为上电复位信号，所述信号紧随在进行电源电压的接通之后具有催促复位的第1电平，随后，当由利用所述电源电压进行动作的调节器所生成的稳定化电源电压的电压值上升时，转变为催促解除复位的第2电平。由此，通电后，接受电源电压的供给来进行动作的电路成为可动作的状态后，上电复位信号将由催促复位的第1电平转变为催促解除复位的第2电平。因而，不论通电时的电源电压的上升时间的长度如何，均能够切实地对应于通电来复位利用电源电压进行动作的电路。
附图说明
图1是表示半导体集成电路(integratedcircuit，ic)芯片10的概略结构的框图。
图2是表示上电复位电路200的电路结构的一例的电路图。
图3是表示上电复位电路200的动作的一例的时间图(timechart)。
图4是表示上电复位电路200的另一电路结构的电路图。
具体实施方式
图1是概略地表示作为半导体装置的半导体ic芯片10的结构的框图。图1中，内部调节器100基于经由电源供给线ld而接受的直流的电源电压vdd，来生成稳定化电源电压vrg，所述稳定化电源电压vrg的电压值低于所述电源电压vdd且电压值固定。内部调节器100将所生成的稳定化电源电压vrg经由内部电源线lg而供给至上电复位电路200、及通过所述稳定化电源电压vrg来进行动作的低电源驱动的电路110(以下称作lv电路110)。在内部电源线lg上，连接有用于抑制电源变动的旁通电容器(bypasscondenser)crg。另外，在半导体ic芯片10中，作为承担作为半导体ic芯片10的功能的电路，除了所述lv电路110以外，还设有通过电源电压vdd来进行动作的高电源驱动的电路210(以下称作hv电路210)。
上电复位电路200基于电源电压vdd及稳定化电源电压vrg，生成在通电时复位hv电路210的动作的上电复位信号por，并将其供给至hv电路210。
图2是表示上电复位电路200的电路结构的一例的电路图。如图2所示，上电复位电路200包含延迟电路21、反相器22、反相器23及复位解除时机(timing)控制电路24。
延迟电路21包含p沟道金属氧化物半导体(pchannelmetaloxidesemiconductor，p-mos)型晶体管(transistor)mp1～mp3、电阻r1及电容器crs。对于晶体管mp1的源极(source)端及背栅极(backgate)，供给有电源电压vdd，且自身的栅极(gate)端及漏极(drain)端均连接于节点(node)n1。即，晶体管mp1在接受电源电压vdd的电源供给线ld及节点n1间进行二极管(diode)连接。对于晶体管mp2的源极端及背栅极，供给有电源电压vdd，且自身的漏极端连接于所述节点n1。另外，对于晶体管mp2的栅极端，供给有反转上电复位信号prv。晶体管mp3的源极端连接于所述节点n1，且自身的栅极端连接于接地线lgd。另外，对于接地线lgd，例如施加有零伏特(zerovolt)的接地电位gnd。而且，对于晶体管mp3的背栅极供给有电源电压vdd，且在自身的漏极端连接有限流用电阻r1的一端。电阻r1的另一端经由复位信号线lr而连接于电容器crs的一端。电容器crs的另一端连接于接地线lgd。另外，作为电容器crs，也可采用利用mos晶体管的栅极电容或漏极电容者。
通过所述结构，延迟电路21生成下述信号来作为上电复位信号pr，所述信号是使经由电源供给线ld而接受的电源电压vdd的电压值，依照基于电容器crs及晶体管mp1～mp3的导通电阻的时间常数而延迟所得的信号。延迟电路21将所述上电复位信号pr经由复位线lr而供给至反相器22及复位解除时机控制电路24。
反相器22包含p沟道mos型晶体管mp4以及n沟道mos型晶体管mn1。对于晶体管mp4的源极端及背栅极，供给有电源电压vdd，且自身的漏极端连接于节点n2。晶体管mn1的漏极端连接于节点n2，且自身的源极端及背栅极连接于接地线lgd。对于晶体管mp4及晶体管mn1各自的栅极端，供给有上电复位信号pr。
通过所述结构，反相器22生成下述信号来作为所述反转上电复位信号prv，所述信号在所述上电复位信号pr的电压达到规定值以上时，具有与逻辑电平0对应的接地电位gnd。另一方面，当上电复位信号pr的电位低于所述规定值时，反相器22生成下述信号来作为所述反转上电复位信号prv，所述信号具有与逻辑电平1对应的电源电压vdd。反相器22将所述反转上电复位信号prv经由节点n2而供给至下级的反相器23、及延迟电路21的晶体管mp2的栅极端。
反相器23包含p沟道mos型晶体管mp5以及n沟道mos型晶体管mn2。对于晶体管mp5的源极端及背栅极，供给有电源电压vdd，且自身的漏极端连接于复位信号输出线lpr。晶体管mn2的漏极端连接于复位信号输出线lpr，自身的源极端及背栅极连接于接地线lgd。对于晶体管mp5及晶体管mn2各自的栅极端，供给有反转上电复位信号prv。
通过所述结构，反相器23生成使反转上电复位信号prv的逻辑电平反转后的信号来作为上电复位信号por。反相器23将所述上电复位信号por经由复位信号输出线lpr而供给至hv电路210。
复位解除时机控制电路24包含p沟道mos型晶体管mp6、n沟道mos型晶体管mn3及n沟道mos型晶体管mn4、电阻r2。对于晶体管mp6的源极端及背栅极，供给有电源电压vdd，且对于自身的栅极端，经由复位线lr而供给有上电复位信号pr。而且，在晶体管mp6的漏极端，连接有限流用电阻r2的一端。在电阻r2的另一端，经由节点n3而分别连接有晶体管mn3的漏极端及晶体管mn4的栅极端。晶体管mn3的源极端及背栅极连接于接地线lgd，且对于自身的栅极端，经由复位线lg而供给有稳定化电源电压vrg。晶体管mn4的源极端及背栅极连接于接地线lgd，自身的漏极端连接于复位线lr。另外，对于设置用于限流的电阻r1及电阻r2，也可将它们省略。
通过所述结构，晶体管mp6在复位线lr的电压值低于规定值时，将电源电压vdd供给至节点n3。晶体管mn3在接受稳定化电源电压vrg的供给的内部电源线lg的电压值为规定值以上时成为导通状态，从而将节点n3连接至接地线lgd。晶体管mn4在节点n3的电压值为规定值以上时成为导通状态，从而将复位线lr连接至接地线lgd。
另外，当电源电压vdd成为高电压(例如20伏特)时，作为晶体管mp1～mp6及晶体管mn1～mn4，采用高耐压型的mos晶体管。
以下，沿着图3所示的时间图，对图2所示的包含复位解除时机控制电路24的上电复位电路200的动作进行说明。另外，图3中表示上电复位电路200在接受下述电源电压vdd时进行的动作，所述电源电压vdd对应于通电而从所述通电的时刻t0开始电压值逐渐增加，且在经过电源上升时间tp后达到所需的电压值vd。
如图3所示，通电后，当电源电压vdd的电压值达到内部调节器100可动作的最低电压值v0时，在达到所述电压值v0的时刻t1，内部调节器100开始动作，稳定化电源电压vrg的电压值上升。即，如图3所示，遍及从通电时刻t0直至时刻t1为止的期间而维持0伏特状态的稳定化电源电压vrg在所述时刻t1时上升，而达到所需的电压值vg。
此处，由延迟电路21所生成的上电复位信号pr具有使图3所示的电源电压vdd的上升波形延迟的电压推移。因而，在图3所示的通电时刻t0至时刻t1的期间，上电复位信号pr的电压值低于电源电压vdd的电压值，在此期间，复位解除时机控制电路24的晶体管mp6成为导通状态。进而，在时刻t0至时刻t1的期间，由于电源电压vdd的电压值低，因而内部调节器100处于无法动作的状态，因此如图3所示，稳定化电源电压vrg的电压值维持0伏特。因而，在此期间(t0～t1)，复位解除时机控制电路24的晶体管mn3处于断开状态。由此，复位解除时机控制电路24的节点n3通过经由晶体管mp6及电阻r2而施加的电源电压vdd受到充电，如图3所示，节点n3的电压逐渐增加。此时，当节点n3的电压值变得高于复位解除时机控制电路24的晶体管mn4的阈值电压vth时，所述晶体管mn4成为导通状态，使复位线lr的电位成为接地电位gnd。由此，晶体管mp6的导通状态得以维持，因此对节点n3的充电继续，所述节点n3的电压值逐渐增加。然后，在时刻t1时，内部调节器100开始稳定化电源电压vrg的生成，其结果，当内部电源线lg的电压值达到规定值以上时，晶体管mn3转变为导通状态。
由此，对节点n3施加接地电位gnd，因此所述节点n3的电压下降。随后，在图3所示的时刻t2时，当节点n3的电压值达到0伏特时，晶体管mn4由导通状态转变为断开状态，复位线lr从接地线lgd开放。因而，在时刻t2以后，具有与从延迟电路21送出的上电复位信号pr对应的波形的上电复位信号por出现在复位线lr上。
此处，上电复位信号por的电压值处于零伏特状态的区间(t0～t2)为催促所述hv电路210复位的复位区间，时刻t2以后为催促解除复位的复位解除区间。
如上所述，复位解除时机控制电路24以通电后的稳定化电源电压vrg的电压值的上升时刻为起点，使上电复位信号por转变为催促解除复位的状态。另外，内部调节器100属于通过电源电压vdd进行动作的hv电路，因此所述内部调节器100所生成的稳定化电源电压vrg在时刻t1时上升，可以说hv电路210也在时刻t1处于可动作的状态。
因而，根据上电复位信号por，通电后，hv电路210成为可动作的状态后，即，在时刻t1以后，hv电路210受到复位。然后，在hv电路210的复位后，在时刻t2，上电复位信号por将转变为催促解除复位的高电平(vdd)状态。因而，不论电源电压vdd的电源上升时间tp的长度如何，均能够使以电源电压vdd进行动作的hv电路210切实地上电复位。
另外，作为上电复位电路200，也可取代图2所示的电路结构而采用图4所示的电路结构。
图4所示的上电复位电路200包含p沟道mos型晶体管mp10及p沟道mos型晶体管mp11、作为复位解除时机控制部的n沟道mos型晶体管mn10以及电容器crs。另外，在电源电压vdd为高电压(例如20伏特)的情况下，作为晶体管mp10、mp11及mn10，采用高耐压型mos晶体管。另外，作为电容器crs，也可采用利用mos晶体管的栅极电容或漏极电容者。
对于晶体管mp10的源极端及背栅极，供给有电源电压vdd，且自身的漏极端经由控制线lc而连接于晶体管mn10的漏极端及晶体管mp11的栅极端。晶体管mp10的栅极端连接于晶体管mp11的漏极端、复位信号输出线lpr及电容器crs的一端。电容器crs的另一端连接于接地线lgd。通过所述结构，晶体管mp10在复位信号输出线lpr的电压值低于规定值时成为导通状态，从而将电源电压vdd供给至控制线lc。由此，控制线lc受到充电，所述控制线lc的电位增加。
对于晶体管mp11的源极端及背栅极，供给有电源电压vdd，栅极端连接于控制线lc。通过所述结构，晶体管mp11在控制线lc的电压值低于规定值时成为导通状态，从而将电源电压vdd供给至复位信号输出线lpr。由此，复位信号输出线lpr受到充电，所述复位信号输出线lpr的电位增加。
对于晶体管mn10的栅极端，供给有由内部调节器100所生成的稳定化电源电压vrg，且源极端及背栅极连接于接地线lgd。通过所述结构，晶体管mn10在内部电源线lg的电压值、即稳定化电源电压vrg的电压值达到阈值电压以上时成为导通状态，从而将控制线lc连接至接地线lgd。
此处，在图4所示的上电复位电路200中，以也包含自身的寄生电容在内的复位信号输出线lpr的静电电容比寄生于控制线lc的静电电容大的方式，而将这些控制线lc及复位信号输出线lpr形成于半导体ic芯片10上。
因而，当对应于通电而电源电压vdd的电压值从零伏特状态开始增加，即电源电压vdd的电压值上升时，首先，控制线lc的电压值随着电源电压vdd的增加而增加。由此，刚刚通电之后，晶体管mp11成为断开状态，复位信号输出线lpr的电压值、即上电复位信号por的电压值如图3所示般维持为催促复位的零伏特状态。随后，随着电源电压vdd的增加，所述电压值在图3所示的时刻t1时达到内部调节器100可动作的电压值v0时，所述内部调节器100开始动作。此时，内部调节器100将稳定化电源电压vrg输出至内部电源线lg。此处，当内部电源线lg的电压值达到规定值以上时，图4所示的晶体管mn10成为导通状态，控制线lc的电位成为接地电位gnd。由此，晶体管mp11成为导通状态，电源电压vdd经由复位信号输出线lpr而供给至电容器crs。此时，电容器crs受到充电，伴随于此，复位信号输出线lpr的电压值、即上电复位信号por的电压值增加。即，上电复位信号por的电压值转变为催促解除复位的状态。
如此，在图4所示的结构中，也与图2所示的上电复位电路200同样地，不论电源电压vdd的电源上升时间tp的长度如何，均在通电后成为hv电路210可动作的状态后，上电复位信号por转变为催促解除复位的状态。因而，能够使以电源电压vdd进行动作的hv电路210切实地上电复位。
总之，作为本申请的半导体装置10，只要与调节器100一同设有以下的上电复位电路即可，所述调节器100基于电源电压vdd来生成稳定化电源电压vrg并输出至内部电源线lg，所述稳定化电源电压vrg具有比所述电源电压低的电压值vg。即，上电复位电路200生成下述信号来作为上电复位信号por，所述信号紧随在进行电源电压vdd的通电之后具有催促复位的第1电平，当内部电源线lg的电压值上升时t1，由第1电平转变为催促解除复位的第2电平。