为一个两级反相器，其中的第一级反相器由Pl PMOS管和NI NMOS管组成，其栅极连接rst，输出作为低功耗写控制电路的一个输出端nreset ;第二级反相器由P2 PMOS管和N2 NMOS管组成，其栅极连接nreset，输出作为低功耗读控制电路的另一个输出端reset ；P1 PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd ；N1 NMOS管和N2 NMOS管的衬底接地Vss，源极连接地Vss。
[0018]作为本发明的进一步改进:所述多阈值低功耗D型CR寄存器本体包括:
Gl电路，为类C2MOS电路，由高阈值PMOS管P7，低阈值PMOS管LP1，低阈值NMOS管LNl和高阈值NMOS管N7组成，低阈值PMOS管LP1，低阈值NMOS管LNl的栅极连接双向I/O端信号d，高阈值PMOS管P7的栅极连接sle印，源极连接Vdd，高阈值NMOS管N7的栅极连接nsle印，源极连接Nss ；G1电路的输出连接G2电路中CMOS传输门的源极；
G2电路，由低阈值PMOS管LP2，低阈值NMOS管LN2组成，低阈值PMOS管LP2的栅极连接nwrite，低阈值NMOS管LN2的栅极连接write，G2电路的CMOS传输门的漏极输出与G3电路，G4电路，G6电路的输入、G6电路，G8电路的输出相连接；
G3电路，为类C2MOS电路，由高阈值PMOS管P12，低阈值PMOS管LP6，低阈值NMOS管LN6和高阈值NMOS管N12组成，低阈值PMOS管LP6，低阈值NMOS管LN6的栅极连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P12的栅极连接信号sle印，源极连接Vdd，高阈值NMOS管N12的栅极连接nsleep，源极连接Vss ；G3电路的输出是输出端信号q，同时与G4电路的输出以及G5电路的输入相连；
G4电路和G5电路，组成一个反馈保持电路，G4，G5是高阈值管组成的反相器；G4的栅极输入连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P8的源极接Vdd，高阈值NMOS管N8的源极接Vss，G4电路的输出与信号q相连，同时作为G5电路的栅极输入；G5是一个类C2MOS电路，其高阈值PMOS管P9，高阈值NMOS管N9的栅极连接G4电路的输出，高阈值PMOS管PlO的栅极连接Vss，高阈值NMOS管NlO的栅极连接Vdd，高阈值PMOS管PlO源极接Vdd，高阈值NMOS管NlO的源极接Vss，G5电路的输出与G6电路的CMOS传输门的源极相连，同时反馈给G4电路的输入；
G6电路，CMOS传输门的源极输入与G5电路的输出相连，G6的CMOS传输门的漏极输出与G7电路的输入相连，低阈值PMOS管LP3的栅极接nread，低阈值NMOS管LN3的栅极接read ；
G7电路，为类C2MOS电路，由低阈值PMOS管LP4，低阈值NMOS管LN4，高阈值PMOS管PlI，高阈值NMOS管Nll组成，低阈值PMOS管LP4，低阈值NMOS管LN4的栅极连接G6电路的输出，高阈值PMOS管Pll的栅极接sIe印，高阈值NMOS管Nll的栅极接nsleep，G7电路的输出是d，同时连接Gl电路的输入；
G8电路，为CMOS传输门，控制复位功能，由低阈值PMOS管LP5，低阈值NMOS管LN5组成，低阈值PMOS管LP5的栅极接reset，低阈值NMOS管LN5的栅极接nreset，低阈值PMOS管LP5，低阈值NMOS管LN5的源极输入接Vdd，低阈值PMOS管LP5，低阈值NMOS管LN5的漏极输出接G3电路的输入。
[0019]与现有技术相比，本发明的优点在于:本发明的多阈值低功耗D型CR寄存器，结构简单、成本低廉，为一种多阈值高速、低功耗D型CR寄存器，在实现D型CR寄存器基本功能的同时，采用多阈值的概念，在主要关键的数据通路、时钟通路上用低阈值器件，提高了传输效率。在非关键路径上用高阈值器件，降低了静态漏电流，降低了功耗。
【附图说明】
[0020]图1是本发明的拓扑结构示意图。
[0021]图2是本发明在具体应用实例中低功耗控制电路的结构原理示意图。
[0022]图3是本发明在具体应用实例中低功耗读控制电路的结构原理示意图。
[0023]图4是本发明在具体应用实例中低功耗写控制电路的结构原理示意图。
[0024]图5是本发明在具体应用实例中低功耗复位控制电路的结构原理示意图。
[0025]图6是本发明在具体应用实例中多阈值低功耗D型CR寄存器本体的结构原理示意图。
【具体实施方式】
[0026]以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
[0027]如图1所示，本发明的多阈值低功耗D型CR寄存器，包括低功耗控制电路、低功耗读控制电路、低功耗写控制电路、低功耗复位控制电路以及多阈值低功耗D型CR寄存器本体。本发明的CR寄存器具有四个输入端、一个输出端和一个双向I/O端。四个输入端分别是低功耗控制信号slp、读控制信号rd、写控制信号wt和复位控制信号rst (低电平有效)；一个输出端信号q，即寄存器的数据信号输出；一个双向I/O端信号d，即数据的写入和读出信号，共用一个I/O端口，读、写不能同时进行。其中:
低功耗控制电路，用来接收低功耗控制信号slp，对低功耗控制信号slp进行缓冲处理后分别输出信号:sleep和nsleep。
[0028]低功耗读控制电路，用来接收读控制信号rd，对读控制信号rd进行缓冲处理后分别输出信号:read和nread。
[0029]低功耗写控制电路，用来接收写控制信号wt，对写控制信号Wt进行缓冲处理后分别输出信号:write和nwrite。
[0030]低功耗复位控制电路，用来接收复位控制信号rst，对复位控制信号rst进行缓冲处理后分别输出信号:reset和nreset。
[0031]多阈值低功耗D型CR寄存器本体，用来接收双向I/O端信号d、及信号write、nwrite、read、nread、reset、nreset、sleep、nsleep。多阈值低功耗 D 型 CR 寄存器本体在信号write和nwrite的控制下对双向I/O端信号d进行锁存处理后输出输出端信号q ;在信号read和nread的控制下读出CR寄存器本体的值到I/O端口 ；在信号reset和nreset的控制下对CR寄存器进行异步复位；在接收信号sleep (高电平有效)、nsleep (低电平有效)信号时，多阈值低功耗D型CR寄存器本体进入睡眠状态，但此时双向I/O端信号d的值保持不变；在接收信号sle印(低电平有效)、nsleep (高电平有效)信号时，唤醒多阈值低功耗D型CR寄存器本体。
[0032]如图2所示，在本实施例中，低功耗控制电路具有一个输入端和两个输出端，输入端为slp，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非。低功耗控制电路具有一个两级的反相器，其中第一级的反相器由Pl PMOS管和NI NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep ;第二级的反相器由P2PMOS管和N2 NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sle印。Pl PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd ;N1 NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
[0033]如图3所示，在本实施例中，低功耗读控制电路具有一个输入端和两个输出端，输入端为rd，为读控制信号，高有效；输出端为read、nread，为读和读的非。低功耗读控制电路具有一个两级的反相器，