共同连接比较器输入管连接输入电压所在端。
[0044]其中，上述方案中，所述MOS管71选用PMOS管，而所述反相器72也采用CMOS反相器，具体地，所述CMOS反相器由PMOS管和一 NMOS管722构成，所述PMOS管721的栅极和所述NMOS管722的栅极共同连接并作为所述反相器72的输入端，所述PMOS管721的漏极和所述NMOS管722的漏极共同连接并作为所述反相器72的输出端，所述PMOS管721的源极连接电源端，所述NMOS管722的源极连接公共接地端。
[0045]具体地，上述电容补偿电路的工作方式为:当反相器72输出端电压为高电平时，开关K导通，当D点电压为低电平时，开关K关断，为了说明其工作原理，这里只加入了比较器COMP的输入管N0/N1进行和说明，由前面的分析可知，对于输入管N0/N1而言，当输入电压VP/VN大于阈值电压Vthn时，MIS结构的电容容值较大且恒定，所以这里先讨论，输入电压VP/VN小于阈值电压Vthn的情况。
[0046]进一步地，当输入电压VP/VN小于阈值电压Vthn时，由于反相器72中的NMOS管722关断，PMOS管721导通，反相器72输出端电压为高电平，开关K导通，又由图4可知，当PMOS管的栅电压大于O时，PMOS中MIS结构的衬底始终处于积累状态，说明此时的MIS电容较大且恒定，使得，在VP/VN小于Vthn时，MOS管71 (这里选用PMOS管，下同)能够提供一个较大的补偿电容。此时，由于开关K导通，MOS管71的栅极和比较器COMP的输入管NO/NI的栅极相连。由于此时VP/VN小于阈值电压VTHN，所以NMOS管N0/N1的衬底处于耗尽状态，其MIS结构的电容较小，而MOS管71的衬底处于积累状态，其MIS结构的电容较大，这两个电容是并联关系，能达到一个相互补偿的效果，得到一个相对恒定的电容Ca。
[0047]另外，当VP/VN大于Vthn时，由于图7中NMOS管722导通，PMON管721关断，反相器72输出端电压为低电平，开关K关断，MOS管71的栅极和N0/N1管的栅极断开。由于此时VP/VN大于阈值电压VTHN，所以NMOS管N0/N1的衬底处于反型状态，其MIS结构的电容较大，需要的补偿电容较小，此时，NMOS管722的衬底处于反型状态，PMOS管721的衬底处于积累状态，它们共同提供的MIS结构电容较大，所以，只要合理设计NMOS管722和PMOS管721的尺寸，使得它们共同提供的MIS电容和NMOS管N0/N1的MIS电容相互补偿后也得到一个相对恒定的电容Ce2。
[0048]所以，通过合理的设计为PMOS管的MOS管71、PMOS管721M、NMOS管722和比较器输入管N0/N1 (NM0S管)的尺寸，使得在VP/VN小于阈值电压Vthn和VP/VN大于阈值电压V?两种情况下，补偿后总的寄生电容C。#卩C C2相等且恒定，通过实现输入电压VP/VN在O到VDD整个范围内，寄生电容Cep和C eN相等，并保持一个相对恒定的值这一目的，从而消除传统结构下由于寄生电容Ccp和Ccm不相等，且不恒定所带来的非线性误差，达到提高逐次逼近型模数转换器性能的目的。另外，加入电容补偿电路后的C-V曲线示意图如图8所示。
[0049]进一步地，可以将上述电路补偿电路应用到比较器中，即在模数转换器中的比较器输入端的正、负接线上设置连接上述电容补偿电路，以在所述比较器输入端的输入电压变化时补偿于所述比较器输入端产生的第一寄生电容和第二寄生电容，且所述第一寄生电容和第二寄生电容相等并保持为一个恒定值，其具体地上极板采样原理图可以参考图9。
[0050]综上所述，本发明的有益效果在于:首先，通过在比较器COMP的两个输入端加入电容补偿电路，使得在输入电压VP/VN在O到VDD整个范围内，位于比较器输入端之间的寄生电容相等，并保持一个相对恒定的值这一目的，从而消除传统结构下由于寄生电容不相等，且不恒定所带来的非线性误差，达到提高逐次逼近型模数转换器性能的目的。其次，通过该补偿技术，使得比较器COMP两个输入端的寄生电容相等且恒定，可以到达减小比较器等效输入失调电压的目的。
[0051]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种比较器输入管的电容补偿电路，其特征在于，包括至少一个反相器、MOS管及控制开关，其中，所述控制开关包括第一接线端、第二接线端及供触发所述第一接线端和第二接线端连接或断开的控制端，所述MOS管的栅极连接所述控制开关的第一接线端，所述MOS管的源级和漏极同时接电源端，所述反相器的输出端连接所述控制开关的控制端，所述反相器的输入端和所述开关的第二接线端共同连接比较器输入管连接输入电压所在端。
2.根据权利要求1所述的比较器输入管的电容补偿电路，其特征在于，所述MOS管为PMOS 管。
3.根据权利要求1或2所述的比较器输入管的电容补偿电路，其特征在于，所述反相器为CMOS反相器。
4.根据权利要求1所述的比较器输入管的电容补偿电路，其特征在于，所述MOS管为PMOS管，且将所述PMOS管作为第一 PMOS管，所述反相器由第二 PMOS管和一 NMOS管构成，所述第二 PMOS管的栅极和所述NMOS管的栅极共同连接并作为所述反相器的输入端，所述第二 PMOS管的漏极和所述NMOS管的漏极共同连接并作为所述反相器的输出端，所述第二PMOS管的源极连接电源端，所述NMOS管的源极连接公共接地端。
5.—种逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器中的比较器输入端的正、负接线上各设有权利要求1-4中任意一种电容补偿电路，以在所述比较器输入端的输入电压变化时补偿于所述比较器输入端产生的第一寄生电容和第二寄生电容，且所述第一寄生电容和第二寄生电容相等并保持为一个恒定值。
6.根据权利要求5所述的逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器集成为一集成电路芯片。
【专利摘要】本发明提供一种逐次逼近型模数转换器及其比较器输入管的电容补偿电路，其中，所述电容补偿电路，主要由第一PMOS管、第二PMOS管PM及NMOS管和控制开关构成，通过设计第一PMOS管、第二PMOS管PM及NMOS管NM和于比较器输入端的NMOS管的尺寸，使得在比较器输入电压小于阈值电压VTHN和比较器输入电压大于阈值电压VTHN两种情况下，补偿后总的寄生的电容相等且恒定，通过实现输入电压在0到电源电压VDD整个范围内，寄生电容相等，并保持一个相对恒定的值这一目的，从而消除传统结构下由于寄生电容不相等且不恒定所带来的非线性误差，从而达到提高逐次逼近型模数转换器性能的目的。
【IPC分类】H03M1-38
【公开号】CN104702289
【申请号】CN201510108658
【发明人】徐代果, 徐世六, 陈光炳, 王育新, 付东兵, 刘涛, 刘璐
【申请人】中国电子科技集团公司第二十四研究所
【公开日】2015年6月10日
【申请日】2015年3月12日