9] 其次，以逼近函数作为滤波器的幅度平方函数；
[0040] 然后，通过滤波器的幅度平方函数得出其衰减函数；
[0041] 再然后，结合技术指标(插入损耗法主要是通过标称频率及截止频率参数指标）确 定滤波器的阶数，对低通原型滤波器进行去归一化处理，获得各个元件的L、C初始参数值；
[0042] 当以巴特沃思函数作为滤波器的传递函数(逼近函数）时，本发明的滤波器逼近函 数，通过对其幅度平方函数的一系列计算、推导，得到其插入衰减函数如下：
[0043]
[0044] 其中，《。为截止频率。将滤波器参数技术指标参数"标称频率（ldB点频率)，截止 频率（3dB点频率)"代入以上推导公式，即可初步寻找滤波器的阶数。
[0045] 通过理论推算出滤波器的阶数、内置电感10、电容17的参数值后，利用三维电磁 场仿真软件HFSS射频滤波器进行仿真。结合理论计算结果与仿真的情况，进行反复优化设 计，完成产品设计。
[0046]最后，进行滤波器内电极结构以及产品三维结构(采用三维布线技术）设计，设计 过程中把热设计与可靠性设计考虑在内。
[0047] 经过设计、优化及试验的反复验证，最终得到本发明滤波器的完美结构。
[0048] 本发明实施例提供的叠层片式陶瓷射频低通滤波器是二端网络，具有四个引出端 电极，包括两个端电极(分别代表输入端正极16、输出端正极15)和两个中心电极(公共接 地端14)，具体如图2 (b)所示。
[0049] 本发明的叠层片式陶瓷射频低通滤波器的内部电路，包括由处于不同介质层的三 维空间上的多个内置电容17与多个内置电感10组成的内电极13 (见图2、图3,其中图3 仅为本发明滤波器结构中的一种，其滤波器的阶数为7)，电感10与电容17的介质材料相 同，均采用高频低损耗的陶瓷材料。
[0050]电感10与电容17布局方式1 :介质层包括依次层叠布置的上层叠部分、第一隔离 层、中间叠层部分、第二隔离层以及下层叠部分，中间叠层部分由若干圈（圈数根据需要可 调）四个电感10串联组成，分别引出到输入端正极16和输出端正极15。上层叠部分和下 层叠部分包括由同种陶瓷材料制成的叠层片式电容17,采用并联连接方式，每个电容17均 是：一端接在两串联个电感10的连接点处(通过"打孔/填充电极"的方式穿透电感10与 电容17之间的隔离层实现连接)，或者连接于所述输入端正极16或输出端正极15,另一端 接地。电感10与电容17之间采用相对较厚的高频陶瓷介质层隔开，目的是减小电感10与 电容17之间的耦合、干扰。
[0051] 电感10与电容17布局方式2:介质层包括依次层叠布置的上层叠部分、隔离层以 及下层叠部分，上层叠部分包括有多个串联连接的电感10,下层叠部分分别包括有多个所 述电容17,各所述电容17的一端穿过所述隔离层，且连接于两所述电感10对接的连接点， 各所述电容17的另一端接地。电容17通过"打孔或填充电极"的方式穿透隔离层实现与 电感10之间的连接。电感10与电容17之间的连接方式类似布局方式1。
[0052] 电感10与电容17布局方式3 :输出端正极15与所述输入端正极16中分别分布 有多个串联布置的电感10,公共接地端14中分布有多个所述电容17,电容17的一端连接 于两所述电感10对接的连接点，所述电容17的另一端接地，电感10与电容17之间的连接 方式类似布局方式1。
[0053] 其中，内置电感10电极(见图4,其中图4仅为本发明滤波器结构中的一种，其滤波 器的阶数为7)在三维空间上的布线，使其电极相对于横向、纵向的中心线的轴对称。
[0054] 内置电容17的电极也类似与电感10 (见图5,其中图5仅为本发明滤波器结构中 的一种，其滤波器的阶数为7)，采用使其电极相对于横向、纵向的中心线的轴对称的方式。
[0055] 这样，就可以保证在电感10与电容17在输入端正极16、输出端正极15的电极走 向的完全一致性，输入端正极16、输出端正极15可以完全对调，安装使用方便。
[0056]滤波器的结构设计及工艺设计完成后，在LTCC生产线上，经过浆料配制、流延、切 害I]、打孔、导体层印刷、叠层、等静压、切割、排胶、烧结、涂银、烧银、电镀、测试等工艺步骤， 进行射频低通滤波器产品研制。
[0057] 本发明实施例提供的叠层片式陶瓷射频低通滤波器的制备方法的具体实现流程 包括以下步骤：
[0058] 步骤1:高频陶瓷材料的选择。根据滤波器性能参数的需要，选择合适的高频陶瓷 材料。首先，高频陶瓷材料的介质损耗角的正切值必须小于或等于6*10'其次，射频滤波 器的内电极不宜采用银钯内电极浆料，因此，陶瓷材料的烧结温度要低于900°C以下。然后， 介电常数的选择范围为：3~100。
[0059]介电常数的优选条件：制备截止频率低于460MHz的滤波器，介电常数在20~ 50的材料为宜；截止频率460~1300MHz的，介电常数在10~20的材料为宜；截止频率 1300~3600MHz的，介电常数在6~10的材料为宜；截止频率3600MHz以上的，选用介电 常数在6以下的材料比较理想。
[0060] 当然，该陶瓷材料能否选用，还需要考察性能参数有：材料的绝缘强度、电容温度 系数、其与银浆的匹配性，其使用频率等等方面。
[0061] 步骤2 :配制流延浆料。根据所选陶瓷粉料颗粒的比表面及带电荷特性，选择合适 的溶剂系统(包括有机溶剂、增塑剂、粘结剂和分散剂)，然后进行各有机添加剂的比例优化 设计，目的是使制成的流延浆料分散均匀、不团聚、稳定性好，同时确保其在叠膜时无气泡、 易脱膜、易粘结、延展性适中等。
[0062] 表1流延浆料配比
[0063]
[0064]步骤3:球磨、流延。把步骤2配制好的流延浆料，通过选择适当的球磨工艺制浆之 后，根据设计膜片的需要，在流延机流延出所需厚度的陶瓷生瓷膜片，膜片厚度在5~100 微米可调。
[0065]步骤4:打孔、填孔。将步骤3所得的部分陶瓷生瓷膜片进行根据电感与电容之间 连接、电感之间连接的需要进行打孔。然后利用银浆进行填孔。
[0066] 步骤5 :导体印刷。用填孔的陶瓷生瓷膜片进行电感导体印刷，用部分未打孔的陶 瓷生瓷膜片进行内置电容的结正电极和接地电极的印刷，印刷银浆的厚度控制在5~12微 米范围之内。
[0067] 步骤6:叠片、压合。将印刷好电极的陶瓷生瓷膜片及部分未印刷电极的陶瓷生瓷 膜片按照本发明所设计的结构，进行叠片、压合。
[0068] 步骤7 :等静压。将完成叠片的片式滤波器生瓷片装在抽真空的密封袋中置于等 静压机中进行等静压，等静压工艺参数条件：压力20~40MPa，温度50~90°C，保压5~ 30Min。
[0069]步骤8 :排胶。排胶过程是有机粘合剂气化和烧除的过程，也是烧结前必经的过 程，其温度设在20(TC~50(TC。排胶过程对低温共烧型射频滤波器（LTCC射频滤波器）的 质量有着严重的影响，排胶如果不充分，烧结后多层体便会起泡、变形或分层等；若是排胶 过量，又可能使金属化图形脱落等。因此对排胶过程中要严格控制，尤其是对升温速率的把 握。
[0070] 步骤9 :在完成排胶后，就进入烧结过程，烧结是在一定气氛条件下，让LTCC产品 在高温条件下致密化的过程，本产品的烧结温度800~950°C。烧结工艺中烧结机理较为复 杂，如何保证金属化浆料和带料同种程度的收缩是烧结工艺的关键，其工艺参数主要有加 热速率、加热时间、保温时间、降温时间等，这些都需要严格控制。例如LTCC滤波器样品中 出现小孔往外"鼓起"的现象，也是由金属化浆料和带料不同程度的收缩造成的。
[0071] 步骤10 :涂银、封端。涂银部位为侧边中部，封端部位为产品的两端头，如图2中 三视图所示，黑色部分为电极。本发明的射频滤波器有4个引出端，中间端电极采用滚动涂 银(见图6)，两边端电极采用粘银的封端方式进行。中间端电极的涂银是本发明滤波器制备 实现的难点之一，必须根据产品形状和尺寸来设计涂银轮，以便保证端电极的外形尺寸和 厚度的精密度。
[0072] 步骤11:端头处理。
[0073] 本发明滤波器烧银后端头银层会附有杂质或烧银产生的玻璃相，会影响到电镀镀 层效果，电镀前先将产品进行表面处理去除产品表面的残留物。然后，根据产品的镀层要 求，选择合适的电镀工艺条件在电镀线上进行电镀。
[0074] 电镀完成后，就可以得到本发明所述的叠层片式陶瓷射频低通滤波器。
[0075]为了更进一步的说明本发明提供的滤波器及其制备方法，现结合具体实例详述如 下：
[0076]实施例1~3 :分别制备截止频率为145MHz、350MHz、459MHz射频低通滤波器[0077]步骤1:高频陶瓷材料的选择。根据滤波器性能参数的需要，选择合适的高频陶 瓷材料。选择高频陶瓷材料的介质损耗角的正切值小于6*1(T4,陶瓷的材料的烧结温度为 860。。。
[0078] 三个实施例对应的介电常数选择情况如表2所示。
[0079]表2介电常数选择方案表
[0080]
[0081]_当然，还考察陶瓷材料性能参数：材料的绝缘强度、电容温度系数、其与银浆的匹 配性，其使用频率等等方面。
[0082] 步骤2:配制流延浆料。根据所选陶瓷粉料颗粒的比表面及带电荷特性，选择合适 的溶剂系统(包括有机溶剂、增塑剂、粘结剂和分散剂)，然后进行各有机添加剂的比例优化 设计。
[0083] 表3流延浆料配比
[0084]
[0085] 步骤3 :球磨、流延。把步骤2配制好的流延浆料\通过选择适当的球磨工艺制浆之 后，根据设计膜片的需要，在流延机流延出所需厚度的陶瓷生瓷膜片，膜片厚度在35微米， 误差控制在±0.5微米