头616示出了第三采样保持单元 和第三组分ADC的操作之间的关系。当第三组分ADC的等待期（其与分辨率Q 2有关，并且 可被视为仏/2)过去时，如633所示，对每个组分ADC触发器提供相应输出。虚线箭头626 示出了第三组分ADC等待时间。信号642以及虚线箭头636示出了：第三组分ADC的输出 直接提供采样速率为R 2的输出信号（不需要复用，因为N2= 1)。在此例中，相比于633所 示的第三组分ADC输出，642所示的输出信号被延迟，以便实现与641所示的输出信号（其 经受更长的组分ADC等待时间）的时间对准。
[0087] 图7是示意性地示出了根据一些实施例的TI ADC结构的示例事件之间关系的时 序图。举例来说，该时序图可以与图3的TI ADC结构相关。在本例中，N = 3, L = 2, R1 = 2私，〇1=〇2，并且选择&=2，1=1。因此，为第一模拟输入信号分配两个组分40(： :8(本 例中为ADC_1和ADC_2)，为第二模拟输入信号分配一个组分ADC (本例中为ADC_3)。
[0088] 从图的顶部开始，示出了用于L = 2个采样保持单元（相比图3中的311、312、313) 的触发信号（S/H_TRIG_1，S/H_TRIG_2)701、702。接下来是用于将L = 2个模拟输入信号划 分成N = 3个处理路径信号流的解复用器控制信号（DE-MUX_1，DE-MUX_2, DE-MUX_3) 711、 712、713,用于N = 3个采样保持单元（相比图3中的321,322,323)的触发信号（ADC_ TRIG_1, ADC_TRIG_2, ADC_TRIG_3) 721、722、723 以及相应的输出定时（ADC_0UT_1，ADC_ 0UT_2, ADC_0UT_3) 731、732、733。最后示出了 L = 2个复用的输出信号的定时（SMPL_ 0UT_1, SMPL_0UT_2)741、742。
[0089] 第一模拟输入信号被第一采样保持单元（应用Rl的采样速率）采样，如701所示。 采样的信号被解复用器分成两个信号流（各自具有R 1Z^N1 = R /2的采样速率），该解复用器 交替地将样本发送至其第一和第二输出，如711、712以及虚线箭头704和705所示。如721 和722所示，与相应的解复用器输出相关地触发第一和第二组分ADC: s。虚线箭头714示出 了第一解复用器输出和第一组分ADC的操作之间的关系，而虚线箭头715示出了第二解复 用器输出和第二组分ADC的操作之间的关系。当相应组分ADC的等待期过去时，如731和 732所示，对每个组分ADC触发器提供相应输出。虚线箭头724示出了第一组分ADC等待时 间，而虚线箭头725示出了第二组分ADC等待时间。信号741以及虚线箭头734和735示 出了：第一组分ADC: s和第二组分ADC: s的输出被复用以提供采样速率为Rl的输出信号。
[0090] 第二模拟输入信号被第二采样保持单元（应用R2的采样速率）采样，如702所示。 采样的信号被直接发送至第三解复用器输出（因为N 2= 1)，如713及虚线箭头706所示。 如723所示，与相应解复用器输出相关地触发第三组分ADC。虚线箭头716示出了第三解 复用器输出和第三组分ADC的操作之间的关系。当第三组分ADC的等待期过去时，如733 所示，对每个组分ADC触发器提供相应输出。虚线箭头726示出了第三组分ADC等待时间。 信号742以及虚线箭头736示出了：第三组分ADC的输出直接提供采样速率为私的输出信 号（因为N 2= 1，故无需复用）。
[0091] 图8是示意性地示出了根据一些实施例的TI ADC结构的示例事件之间关系的时 序图。举例来说，该时序图可以与图3的TI ADC结构相关。在本例中，N = 3, L = 2, R1 = R2, Q1= 2Q2，并且选择N1= 2, N2= 1。因此，为第一模拟输入信号分配了两个组分ADC:s(本 例中为ADC_1和ADC_2)，为第二模拟输入信号分配了一个组分ADC (本例中为ADC_3)。
[0092] 从图的顶部开始，示出了用于L = 2个采样保持单元（相比图3中的311、312、 313)的触发信号（3/!〇1^_1，3/!〇1^_2)801、802。接下来是用于将1^ = 2个模拟输 入信号分成N = 3个处理路径信号流的解复用器控制信号（DE-MUX_1，DE-MUX_2, DE-M UX_3) 811,812,813,用于N = 3个采样保持单元（相比图3中的321,322,323)触发信号 (八0(：_了1?16_1，0(：_了1?16_2,0(：_了1?16_3)821、822、823，以及相应的输出定时（厶0(：_01]1'_1， ADC_0UT_2，ADC_0UT_3)831、832、833。最后示出了 L = 2个复用的输出信号的定时（SMPL_ 0UT_1, SMPL_0UT_2)841、842。
[0093] 第一模拟输入信号被第一采样保持单元（应用R1的采样速率）采样，如801所示。 采样的信号被解复用器分成两个信号流（各自具有R 1Z^N1 = R /2的采样速率），该解复用器 交替地将样本发送至其第一和第二输出，如81U812以及虚线箭头804和805所示。如821 和822所示，与相应的解复用器输出相关地触发第一和第二组分ADC: s。虚线箭头814示 出了第一解复用器输出和第一组分ADC的操作之间的关系，而虚线箭头815示出了第二解 复用器输出和第二组分ADC的操作之间的关系。当相应组分ADC的等待期（其与分辨率Q 1 有关）过去时，如831和832所示，对每个组分ADC触发器提供相应输出。虚线箭头824示 出了第一组分ADC等待时间，而虚线箭头825示出了第二组分ADC等待时间。信号841以 及虚线箭头834和835示出了：第一组分ADC: s和第二组分ADC: s的输出被复用以提供采 样速率为R1的输出信号。
[0094] 第二模拟输入信号被第二采样保持单元（应用R2的采样速率）采样，如802所示。 采样的信号被直接发送至第三解复用器输出（因为N 2= 1)，如813及虚线箭头806所示。 如823所示，与相应的解复用器输出相关地触发第三组分ADC。虚线箭头816示出了第三 解复用器输出和第三组分ADC的操作之间的关系。当第三组分ADC的等待期（其与分辨率 Q2有关，并且可以被视为Q /2)过去时，如833所示，对每个组分ADC触发器提供相应输出。 虚线箭头826示出了第三组分ADC等待时间。信号842以及虚线箭头836示出了 ：第三组 分ADC的输出直接提供采样速率为R2的输出信号（因为N2= 1，故无需复用）。在本例中， 相比于由833所示的第三组分ADC输出，由842所示的输出信号被延迟，以便实现与841所 示的输出信号（其经受更长的组分ADC等待时间）的时间对准。
[0095] 需要说明的是（也如图5和图7所示），其中组分ADC等待时间是恒定的TI ADC 硬件可被最优地或至少接近最优地使用，因为每个输入信号的组分ADC:s的数量是可调整 的。类似地，（也如图6和图8所示）需要说明的是，其中组分ADC等待时间由于可变的分 辨率（以及恒定的周期时间）而变化的TI ADC硬件可被最优地或至少接近最优地使用，因 为每个输入信号的组分ADC: s的数量是可调整的。
[0096] 根据一些实施例，在此描述的组分ADC分配的动态方法可以与以下方法相结合： 在所述方法中，不是所有的组分ADC: s都必须被使用，并且未被使用的组分ADC: s可能被置 于低能量模式。
[0097] 这种方法的一个例子是当灵活的数字输出信号采样频率的时间交织模数转换器 包括为特定的固定时钟频率设计的组分模数转换器。在此例中，组分ADC: s通过模数转换 器操作时钟信号（ADC时钟）来计时，该模数转换器操作时钟信号通常具有与组分ADC:s的 设计和硬件实现相关联的固定的时钟周期，并且TI ADC的其他部分（例如采样保持单元） 是基于采样时钟来计时，该采样时钟的周期通常基于灵活的采样速率。所述灵活性可能在 使用中得以表现：对于当前采样速率多余的处理路径可以被设置为低能量模式。
[0098] 将ADC时钟与采样速率去耦合（decouple)可导致组分ADC: s的输出样本为非等 距离。可以基于采样时钟将输出样本适当地重新对准，以产生具有等距离样本和期望的采 样速率的所得到的数字信号。
[0099] 控制器（如图3和图4中的340、440)可进一步适于选择使用N个组分ADC: s中 的多少个以及哪个（并且把其余的设置成低能量模式），并且管理信号的时间对准，以使数 字输出信号具有等距离样本。
[0100] 所描述的实施例及其等同物可以以软件、硬件或它们的组合来实现。它们可以通 过与通信设备相关联的或集成的通用电路来执行，诸如数字信号处理器（DSP)、中央处理单 元（CPU)、协同处理器单元、现场可编程门列阵（FPGA)或者其他可编程硬件，或者可以通过 专用电路来执行，诸如例如专用集成电路（ASI