极，晶体管M9的栅极(对应控制端)耦接晶体管M8的栅极，晶体管M9的源极(对应第二端)接收接地电压。
[0070]当第二参考电压VRF2为高电压电平时，晶体管M8不会导通，但晶体管M9会导通，以致预设数据电压VDPS或控制回馈电压VFC的电压电平会为接地电压GND (可视为低电压电平)。当第二参考电压VRF2为低电压电平时，晶体管M8会导通，但晶体管M9不会导通，以致预设数据电压VDPS或控制回馈电压VFC的电压电平会为电源电压VPP (可视为高电压电平)。
[0071 ] 依据上述，第二参考电压VRF2会反相于第一参考电压VRF1，且预设数据电压VDPS及控制回馈电压VFC反相于第二参考电压VRF2。并且，电压监视电路(如130)中的熔丝开关FS1可透过烧断不完全而呈现高阻抗状态，或用另一高阻抗元件替换原本熔丝开辟FS1藉此降低第一参考电压VRF1的放电速度，以延后控制回馈电压VFC的切换时间点。并且，藉由延后控制回馈电压VFC的切换时间点，可使熔丝闩锁区块120x中的熔丝闩锁电路121具有较多的电路运作时间。
[0072]图4为依据本发明另一实施例的熔丝闩锁电路/电压监视电路的电路示意图。请参照图3及图4，在本实施例中，熔丝闩锁电路400大至相同于熔丝闩锁电路300，其不同之处在于电压锁定单元420。在本实施例中，电压锁定单元420并未配置晶体管M7，因此电压锁定单元420可随时锁定第一及第二参考电压(如VRF1、VRF2)。
[0073]图5为依据本发明一实施例的闩锁控制电路的系统示意图。请参照图1及图5，在本实施例中，闩锁控制电路140例如包括控制信号产生单元510及信号延迟单元520。控制信号产生单元510接收电源电压VPP以依据电源电压VPP提供第一控制信号PSET。信号延迟单元520耦接控制信号产生单元510以接收第一控制信号PSET，且接收控制回馈电压VFC,以依据控制回馈电压VFC决定是否输出第一控制信号PSET作为第二控制信号NSET。
[0074]图6为本发明一实施例的信号延迟单元的电路示意图。请参照图5及图6，在本实施例中，信号延迟单元520例如包括反相器INT1?INT3(对应第一反相器至第三反相器)、电容C及与非门NAND1。反相器INT1的输入端接收第一控制信号PSET。电容C耦接于反相器INT1的输出端与接地电压GND之间。反相器INT2的输入端耦接反相器INT1的输出端。与非门NAND1的第一输入端A耦接反相器INT2的输出端，与非门NAND1的第二输入端B接收控制回馈电压VFC。反相器INT3的输入端耦接与非门NAND1的输出端，反相器INT3的输出端提供第二控制信号NSET。
[0075]综上所述，本发明实施例的半导体装置，其电压监视电路监视第一控制电压且对应地设定控制回馈电压的电压电平，而闩锁控制电路依据控制回馈电压的电压电平调整第二控制电压的脉波时序，以避免第二控制电压的脉波时序的设定错误导致熔丝最后闩锁区块的熔丝闩锁电路无法运作。藉此，熔丝闩锁电路在开机时可正常地运作，降低本装置的主功能电路误动作的可能性。
[0076]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。
【主权项】
1.一种半导体装置，包括: 多个熔丝闩锁电路，分别具有一熔丝开关，该些熔丝闩锁电路共同接收一第一控制电压及一第二控制电压且依序传递该第一控制电压及该第二控制电压，该些熔丝R锁电路分别依据该熔丝开关的导通状态决定一预设数据电压，并且依据该第一控制电压及该第二控制电压输出该预设数据电压； 一电压监视电路，耦接该些熔丝闩锁电路的一最后熔丝闩锁电路，以接收该第一控制电压及该第二控制电压，且对应地提供一控制回馈电压；以及 一闩锁控制电路，耦接该些熔丝闩锁电路及该电压监视电路，以接收该控制回馈电压，该闩锁控制电路提供该第一控制电压至该些熔丝闩锁电路，并且依据该控制回馈电压提供该第二控制电压至该些熔丝闩锁电路。2.如权利要求1所述的半导体装置，其中该电压监视电路的电路结构相同于该些熔丝闩锁电路的电路结构。3.如权利要求2所述的半导体装置，其中该电压监视电路与该些熔丝闩锁电路分别包括: 一电压预设单元，具有该熔丝开关且接收该第一控制电压及该第二控制电压，以及提供一第一参考电压，该电压预单元依据该第一控制电压对一第一参考电压进行预充电，且依据该熔丝开关的导通状态及该第二控制电压设定该第一参考电压； 一电压锁定单元，耦接该电压预设单元以接收该第一参考电压，以提供一第二参考电压；以及 一电压输出单元，耦接该电压锁定单元以接收该第二参考电压，以提供该预设数据电压或该控制回馈电压。4.如权利要求3所述的半导体装置，其中该第二参考电压反相于该第一参考电压，该预设数据电压反相于该第二参考电压。5.如权利要求3所述的半导体装置，其中该电压预设单元包括: 一第一晶体管，该第一晶体管的一第一端接收一电源电压，该第一晶体管的一控制端接收该第一控制电压，该第一晶体管的一第二端提供该第一参考电压； 一第二晶体管，该第二晶体管的一第一端耦接该第一晶体管的该第二端，该第二晶体管的一控制端接收该第二控制电压；以及 该熔丝开关，耦接该第二晶体管的一第二端与一接地电压之间。6.如权利要求3所述的半导体装置，其中该电压锁定单元包括: 一第三晶体管，该第三晶体管的一第一端接收一电源电压，该第三晶体管的一控制端接收该第二参考电压，该第三晶体管的一第二端耦接该第一参考电压； 一第四晶体管，该第四晶体管的一第一端耦接该第三晶体管的该第二端，该第四晶体管的一控制端耦接该第三晶体管的该控制端，该第四晶体管的一第二端接收一接地电压；一第五晶体管，该第五晶体管的一第一端接收该电源电压，该第五晶体管的一控制端接收该第一参考电压，该第五晶体管的一第二端提供该第二参考电压；以及 一第六晶体管，该第六晶体管的一第一端耦接该第五晶体管的该第二端，该第六晶体管的一控制端耦接该第五晶体管的该控制端，该第六晶体管的一第二端接收该接地电压。7.如权利要求6所述的半导体装置，其中该电压锁定单元更包括: 一第七晶体管，该第七晶体管的一第一端耦接该第四晶体管的该第二端，该第七晶体管的一控制端接收该第一控制电压，该第七晶体管的一第二端接收该接地电压。8.如权利要求3所述的半导体装置，其中该电压输出单元包括: 一第八晶体管，该第八晶体管的一第一端接收一电源电压，该第八晶体管的一控制端接收该第二参考电压，该第八晶体管的一第二端提供该预设数据电压或该控制回馈电压；以及 一第九晶体管，该第九晶体管的一第一端耦接该第八晶体管的该第二端，该第九晶体管的一控制端耦接该第八晶体管的该控制端，该第九晶体管的一第二端接收一接地电压。9.如权利要求3所述的半导体装置，其中该电压监视电路的该熔丝开关为一高阻抗状 ο10.如权利要求1所述的半导体装置，其中该闩锁控制电路包括: 一控制信号产生单元，接收一电源电压以提供该第一控制信号； 一信号延迟单元，耦接该控制信号产生单元以接收该第一控制信号，且接收该控制回馈电压，以依据该控制回馈电压决定是否输出该第一控制信号作为该第二控制信号。11.如权利要求10所述的半导体装置，其中该信号延迟单元包括: 一第一反相器，该第一反相器的输入端接收该第一控制信号； 一第二反相器，该第二反相器的输入端耦接该第一反相器的输出端； 一与非门，该与非门的一第一输入端f禹接该第二反相器的输出端，该与非门的一第二输入端接收该控制回馈电压； 一第三反相器，该第三反相器的输入端f禹接该与非门的输出端，该第三反相器的输出端提供该第二控制信号。12.如权利要求1所述的半导体装置，其中该第一控制电压的致能时间点早于该第二控制电压的致能时间点。13.如权利要求12所述的半导体装置，其中该第一控制电压的致能时间点与该该第二控制电压的致能时间点相差于一预设时间。
【专利摘要】本发明公开了一种半导体装置，包括多个熔丝闩锁电路、一电压监视电路及一闩锁控制电路。熔丝闩锁电路依序传递一第一控制电压及一第二控制电压。熔丝闩锁电路分别依据一熔丝开关的导通状态决定一预设数据电压，并且分别依据第一控制电压及第二控制电压输出对应的预设数据电压。电压监视电路接收这些熔丝闩锁电路所传送的第一控制电压及第二控制电压，且对应地提供一控制回馈电压。闩锁控制电路提供第一控制电压至这些熔丝闩锁电路，并且依据控制回馈电压提供第二控制电压至这些熔丝闩锁电路。本发明能降低半导体装置的误动作的可能性。
【IPC分类】H03K17/567
【公开号】CN105281728
【申请号】CN201410260292
【发明人】赖志菁
【申请人】华邦电子股份有限公司
【公开日】2016年1月27日
【申请日】2014年6月12日