半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置，且特别涉及一种具有熔丝开关的半导体装置。
【背景技术】
[0002]近年来，半导体装置的电路复杂度越来越高，由于电路运作的需求，半导体装置通常经由多个熔丝闩锁电路提供需调整或设定的的参数，例如内部时序、供给电压电平、芯片识别码、维修信息等。因此，如何使熔丝闩锁电路在开机时正常运作成为设计半导体装置的一个重点。
【发明内容】
[0003]本发明提供一种半导体装置，可降低半导体装置的误动作的可能性。
[0004]本发明的半导体装置，包括多个熔丝闩锁电路、一电压监视电路及一闩锁控制电路。熔丝闩锁电路分别具有一熔丝开关。熔丝闩锁电路共同接收一第一控制电压及一第二控制电压且依序传递第一控制电压及第二控制电压。熔丝闩锁电路分别依据熔丝开关的导通状态决定一预设数据电压，并且依据第一控制电压及第二控制电压输出预设数据电压。电压监视电路耦接这些熔丝闩锁电路的一最后熔丝闩锁电路，以接收第一控制电压及第二控制电压，且对应地提供一控制回馈电压。R锁控制电路耦接这些熔丝R锁电路及电压监视电路，以接收控制回馈电压。闩锁控制电路提供一第一控制电压至这些熔丝闩锁电路，并且依据控制回馈电压提供第二控制电压至这些熔丝闩锁电路。
[0005]在本发明的一实施例中，电压监视电路的电路结构相同于这些熔丝闩锁电路的电路结构。并且，电压监视电路与这些熔丝闩锁电路分别包括一电压预设单元、一电压锁定单元及一电压输出单元。电压预设单元具有熔丝开关且接收第一控制电压及第二控制电压，以及提供一第一参考电压。电压预设单元依据第一控制电压对一第一参考电压进行预充电，且依据熔丝开关的导通状态及第二控制电压设定第一参考电压。电压锁定单元耦接电压预设单元以接收第一参考电压，以提供一第二参考电压。电压输出单元耦接电压锁定单元以接收第二参考电压，以提供预设数据电压或控制回馈电压。
[0006]在本发明的一实施例中，第二参考电压反相于第一参考电压，预设数据电压反相于第二参考电压。
[0007]在本发明的一实施例中，电压预设单元包括一第一晶体管、一第二晶体管及熔丝开关。第一晶体管的一第一端接收一电源电压，第一晶体管的一控制端接收第一控制电压，第一晶体管的一第二端提供第一参考电压。第二晶体管的一第一端耦接第一晶体管的第二端，第二晶体管的一控制端接收第二控制电压。熔丝开关耦接于第二电晶的一第二端与一接地电压之间。
[0008]在本发明的一实施例中，电压锁定单元包括一第三晶体管、一第四晶体管、一第五晶体管、一第六晶体管。第三晶体管的一第一端接收一电源电压，第三晶体管的一控制端接收第二参考电压，第三晶体管的一第二端耦接第一参考电压。第四晶体管的一第一端耦接第三晶体管的第二端，第四晶体管的一控制端耦接第三晶体管的控制端，第四晶体管的一第二端接收一接地电压。第五晶体管的一第一端接收电源电压，第五晶体管的一控制端接收第一参考电压，第五晶体管的一第二端提供第二参考电压。第六晶体管的一第一端耦接第五晶体管的第二端，第六晶体管的一控制端耦接第五晶体管的控制端，第六晶体管的一第二端接收接地电压。
[0009]在本发明的一实施例中，电压锁定单元更包括一第七晶体管。第七晶体管的一第一端耦接第四晶体管的第二端，第七晶体管的一控制端接收第一控制电压，第七晶体管的一第二端接收接地电压。
[0010]在本发明的一实施例中，电压输出单元包括一第八晶体管及一第九晶体管。第八晶体管的一第一端接收一电源电压，第八晶体管的一控制端接收第二参考电压，第八晶体管的一第二端提供预设数据电压或控制回馈电压。第九晶体管的一第一端耦接第八晶体管的第二端，第九晶体管的一控制端耦接第八晶体管的控制端，第九晶体管的一第二端接收一接地电压。
[0011]在本发明的一实施例中，电压监视电路的熔丝开关为一高阻抗状态。
[0012]在本发明的一实施例中，円锁控制电路包括一控制信号产生单兀及一信号延迟单元。控制信号产生单元，接收一电源电压以提供第一控制信号。信号延迟单元耦接控制信号产生单元以接收第一控制信号，且接收控制回馈电压，以依据控制回馈电压决定是否输出第一控制信号作为第二控制信号。
[0013]在本发明的一实施例中，信号延迟单元包括一第一反相器、一第二反相器、一第三反相器及一与非门。第一反相器的输入端接收第一控制信号。第二反相器的输入端稱接第一反相器的输出端。与非门的一第一输入端f禹接第二反相器的输出端，与非门的一第二输入端接收控制回馈电压。第三反相器的输入端耦接与非门的输出端，第三反相器的输出端提供第二控制信号。
[0014]在本发明的一实施例中，第一控制电压的致能时间点早于第二控制电压的致能时间点。
[0015]在本发明的一实施例中，第一控制电压的致能时间点与第二控制电压的致能时间点相差于一预设时间。
[0016]基于上述，本发明实施例的半导体装置，其电压监视电路监视第一控制电压且对应地设定控制回馈电压的电压电平，而闩锁控制电路依据控制回馈电压的电压电平调整第二控制电压的脉波时序，以避免第二控制电压的脉波时序的设定错误导致最后熔丝闩锁电路无法正常运作。藉此，熔丝闩锁电路在开机时可正常地运作，进而降低半导体装置的误动作的可能性。
[0017]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0018]图1为依据本发明一实施例的半导体装置的系统示意图。
[0019]图2为依据本发明一实施例的半导体装置的驱动波形示意图。
[0020]图3为依据本发明一实施例的熔丝闩锁电路/电压监视电路的电路示意图。
[0021]图4为依据本发明另一实施例的熔丝闩锁电路/电压监视电路的电路示意图。
[0022]图5为依据本发明一实施例的闩锁控制电路的系统示意图。
[0023]图6为依据本发明一实施例的信号延迟单元的电路示意图。
[0024]其中，附图标记说明如下:
[0025]100:半导体装置
[0026]110:主功能电路
[0027]120、120x:熔丝闩锁区块
[0028]121、300、400:熔丝闩锁电路
[0029]130:电压监视电路
[0030]140:闩锁控制电路
[0031]310:电压预设单元
[0032]320、420:电压锁定单元
[0033]330:电压输出单元
[0034]510:控制信号产生单元
[0035]520:信号延迟单元
[0036]C:电容
[0037]FS1:熔丝开关
[0038]GND:接地电压
[0039]INT1 ?INT3:反相器
[0040]Ml?M9:晶体管
[0041]NAND:与非门
[0042]NSET、NSETx:及第二控制电压
[0043]PSET、PSETx:第一控制电压
[0044]TDL:信号延迟时间
[0045]TPS:预设时间
[0046]VDPS:预设数据电压
[0047]VFC:控制回馈电压
[0048]VH:高电压电平
[0049]VL:低电压电平
[0050]VPP:电源电压
[0051]VRF1:第一参考电压
[0052]VRF2:第二参考电压
【具体实施方式】
[0053]图1为依据本发明一实施例的半导体装置的系统示意图。请参照图1，在本实施例中，半导体装置100包括主功能电路110、多个熔丝闩锁区块120、电压监视电路130及闩锁控制电路140。其中，主功能电路110的电路类型可对应半导体装置100的类型而定。例如，当半导体装置100为微控制器，则主功能电路110可以是控制电路；当半导体装置100为存储器，则主功能电路110可以是存储器元件及其驱动/控制电路，其余则以此类推，本发明实施例不以此为限。
[0054]各个熔丝闩锁区块120分别包括多个熔丝闩锁电路121，并且各个熔丝闩锁电路121分别具有一熔丝开关(于稍后说明)。这些熔丝闩锁电路121彼此串接以共同接收第一控制电压PSET及第二控制电压NSET且依序传递第一控制电压PSET及第二控制电压NSET。各个熔丝闩锁电路121分别依据熔丝开关的导通状态提供预设数据电压VDPS，并且依据第一控制电压PSET及第二控制电压NSET输出预设数据电压VDPS至主功能电路110。
[0055]在本实施例中，各个预设数据电压VDPS可代表一个位元(bit)的数据，并且熔丝闩锁区块120的熔丝闩锁电路121的数量可依据电路设计需求而调整，例如当一个熔丝闩锁区块1