极连接N63和N64的共栅极，N63和N64共漏极连接N65和N66的共栅极，N65和N66共漏极连接N68和N70共栅极，N68、N69和N70共漏极连接N71和N72的共栅极，N67漏极连接N68源极。采用该种结构的电路能够将原信号和延迟以后的信号进行与门和或门的操作，产生用于上下电荷共享消除电路控制信号。
[0042]具体地，所述线性工作区域调节模块OFFSET由晶体管M16、M17、M20、M21和辅助控制电路DACcancel组成，其中辅助控制电路DACcancel采用与上述上辅助控制电路UPcancel相同的电路结构，输入DACPULSE信号，输出窄脉冲控制信号DACcencelp和DACcenceln。第四晶体管M16与晶体管M4共栅、源极与第三晶体管M17漏极连接，构成镜像电流源，M17栅极接入控制信号DACPULSEn、源极接入供电VDD，M16漏极输出固定偏移量。M21源极连接M17漏极、漏极连接M20源极、栅极输入窄脉冲控制信号DACcanceln，M20栅极输入窄脉冲控制信号DACcancelp，漏极与数模转换模块DAC内的M19漏极连接。由于环路负反馈的作用，在锁相环稳定工作时会使鉴频鉴相器PFD的两个输入信号间产生恒定的相位差，从而改变了 CP的工作区域，使其远离O相位差的非线性区域，工作在线性区域，提高其线性度。DACPULSEn信号控制，该信号由前级电路中专门的电路产生，是一系列脉冲宽度约为4倍VCO频率周期的窄脉冲。
[0043]所述数模转换模块DAC的作用是通过数字信号处理产生sigma-delta量化噪声抵消分量控制信号BIT [N: O]，动态控制DAC的电流抵消CP输出电流中的量化噪声，从而降低小数分频引起的相位噪声恶化，同时抑制小数分频杂散信号。其由N+1组相互并联并与量化噪声抵消分量控制信号ΒΙΤ[Ν:0]以位相对的量化噪声抑制电路构成。以第一组为例(对应BIT [O])，量化噪声抑制电路由晶体管M14、M15、M18、M19和电阻R4以及与门U组成，其中，M15与M3共栅极、源极通过R4连接M14漏极，构成镜像电流源，与门U输入控制信号DACPULSE和一位量化噪声抵消分量控制信号ΒΙΤ[0]，向M14栅极输出结果实现控制，M14源极接地，M15漏极为CP输出端输出对应位的电流；相应地，N+1组电路输出的电流与CP输出电流实现精确匹配，有效地抵消其中的量化噪声分量。为了降低锁相环杂散，M14漏极连接由M18和M19组成的DAC电荷共享消除电路，其中M18和M19接入的窄脉冲控制信号DACcencelp和DACcenceln也由上述辅助控制电路DACcancel产生，M18源极与M14漏极连接、漏极与M19源极连接，M19漏极与线性工作区域调节模块OFFSET内的M20漏极连接。图4中为了表达简洁，还示出了第N+1组(对应811'[刚)的电路结构，用122、123、124、125依次对应 M14、M15、M18、M19。
[0044]通过上述设置，由图9所示的本实用新型的输出电压、电流波形图，可以看出充放电电流的恒定和极小的失配。
[0045]上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。
【主权项】
1.一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，包括 电荷泵主电路模块CP，接收前级电路输出的充电信号UP和放电信号DN并输出模拟信号; 线性工作区域调节模块OFFSET，接受前级电路输出的控制信号DACPULSEn，与电荷泵主电路模块CP连接并为之输出信号产生一固定偏移量使其处于线性区域工作； 数模转换模块DAC，接受前级电路输出的控制信号DACPULSE和N+1位量化噪声抵消分量控制信号BIT [N: O]，并与电荷泵主电路模块CP连接为之输出信号逐位抵消其量化噪声； 其中，控制信号DACPULSEn和DACPULSE互为反相信号。
2.根据权利要求1所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述电荷泵主电路模块CP包括接入一参考电流的参考电流产生电路，与参考电流产生电路连接构成参考电流支路的参考电流源，与参考电流源镜像连接的镜像电流源，分别与镜像电流源连接的用于接入充电信号UP的上开关管和用于接入放电信号DN的下开关管，分别与上下开关管连接并受相应充放电信号控制且相互连接的上下电荷共享消除电路，以及与参考电流源和镜像电流源均负反馈连接并输出模拟信号的运算放大器。
3.根据权利要求2所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述上电荷共享消除电路包括一对依次串接并接入差分上窄脉冲控制信号的第一晶体管，与该对第一晶体管均连接的用于接入充电信号UP并产生差分上窄脉冲控制信号的上辅助控制电路UPcancel，其中，该对串接的第一晶体管一端与上开关管连接，一端与下电荷共享消除电路连接。
4.根据权利要求3所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述下电荷共享消除电路包括一对依次串接并接入差分下窄脉冲控制信号的第二晶体管，与该对第二晶体管均连接的用于接入放电信号DN并产生差分下窄脉冲控制信号的下辅助控制电路DNcancel，其中，该对串接的第二晶体管一端与下开关管连接，一端与上电荷共享消除电路连接。
5.根据权利要求2~4任一项所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述线性工作区域调节模块OFFSET包括相互串接并与电荷泵主电路模块CP的参考电流源构成镜像电流源的第三晶体管和第四晶体管，并一端与第三晶体管和第四晶体管均连接且另一端与数模转换模块DAC连接的线性区域电荷共享消除电路，其中，第三晶体管接入控制信号DACPULSEn，第四晶体管为电荷泵主电路模块CP输出固定偏移量。
6.根据权利要求5所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述线性区域电荷共享消除电路包括一对依次串接并接入第一窄脉冲控制信号的第五晶体管，与该对第五晶体管均连接的用于接入控制信号DACPULSE并产生第一窄脉冲控制信号的辅助控制电路DACcancel。
7.根据权利要求6所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述数模转换模块DAC由N+1组相互并联并与量化噪声抵消分量控制信号ΒΙΤ[Ν:0]以位相对的量化噪声抑制电路构成，其中每组量化噪声抑制电路均接收控制信号DACPULSE并为电荷泵主电路模块CP的输出信号输出抵消电流，还均与线性工作区域调节模块OFFSET 连接。
8.根据权利要求7所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述量化噪声抑制电路包括接收控制信号DACPULSE和一位量化噪声抵消分量控制信号的与门，与与门连接的第六晶体管，与第六晶体管依次串接并构成与电荷泵主电路模块CP的参考电流源对应的镜像电流源的电阻和第七晶体管，以及与第六晶体管连接并与线性工作区域调节模块OFFSET连接的DAC电荷共享消除电路，其中，该构成的镜像电流源为电荷泵主电路模块CP的输出信号输出抵消电流。
9.根据权利要求8所述的一种用于小数分频锁相环中集成DAC的电荷泵，其特征在于，所述DAC电荷共享消除电路包括一对依次串接并接入第二窄脉冲控制信号的第七晶体管，与该对第七晶体管均连接的用于接入控制信号DACPULSE并产生第二窄脉冲控制信号的辅助控制电路DACcancel。
【专利摘要】本实用新型公开了一种用于小数分频锁相环中集成DAC的电荷泵，包括电荷泵主电路模块CP，线性工作区域调节模块OFFSET，数模转换模块DAC三部分。本实用新型通过对电荷泵主电路模块的设计，起到了提供恒定的充放电电流，极小的电流失配，同时消除了电荷共享效应的效果，并具有可调节的线性工作区域，能减小量化噪声折叠到环路带宽内，同时还集成了匹配DAC用于抵消小数量化噪声和杂散，非常适用于小数分频锁相环的应用要求，具有广泛的应用前景，适合推广应用。
【IPC分类】H03M1-66, H03L7-18
【公开号】CN204425321
【申请号】CN201520174376
【发明人】万佳, 赵新强, 李栋, 谢李萍, 万彬, 韩文涛
【申请人】成都爱洁隆信息技术有限公司
【公开日】2015年6月24日
【申请日】2015年3月26日