图3所示的节点Α) 电压拉低，所述第零NMOS管NMO关断，从而实现无直流功耗。
[0034] 在上电过程中，若假设Vthn= IVthpI =Vth，VDD 2 Vth时，流过所述第零PMOS管PMO 和所述第零NMOS管匪0的电流分别为IPA、INA，所述第零电容CO的充电电流为I CA。当所述第零 电容CO的上极板（即图3所示的节点B)电压Vb升至所述第零反相器INVO中NMOS管的阈值电 压Vth时，输出翻转，故在Vb变化范围0~Vth内，对于所述第零PMOS管PMO有Δ = VSG-Vth = VDD-Vth < VDD-Vb，即所述第零PMOS管PMO工作在饱和区。设置所述第零电阻RO的大小，使得 起开关作用的所述第零NMOS管匪0的过驱动电压满足Δ = VGS-Vth = VDD-Vth>VB-INAR0，即 让所述第零NMOS管NMO工作在线性区。
[0035] 所述第四电容C4的上极板（即图3所示的节点C)电压Vc和所述第三电容C3的上极 板（即图3所示的节点E)电压Ve由低到高的翻转，均分别通过所述第四反相器INV4和所述第 二反相器INV2中的PMOS管对第四电容C4和第三电容C3充电而完成。在本文中，设置所有反 相器(例如第一反相器INVl、第二反相器INV2等）中的PMOS管等效阻值为R P，忽略门电路的 延迟，综上则有
[0037]在上电过程中，当所述第零电容CO的上极板（即图3所示的节点B)电压、所述第四 电容C4的上极板（即图3所示的节点C)电压和所述第三电容C3的上极板（即图3所示的节点 E)电压分别升至所述第零反相器INVO中匪OS管、所述第二匪OS管匪2和所述第二缓冲器 BUF2中匪OS管的阈值电压Vth，即Vb = Vc = VE = Vth时，所述上下电复位信号产生电路100的 输出电压翻转为高，使得上电复位结束，同时停止发送上电复位信号。故上电VPOR维持低有 效的时间Tpr为
[0039] 实际上，上述Tpr忽略了电源电压VDD上电至Vth时的时间，即所述第零PMOS管PMO和 所述第零匪OS管匪0由初始截止至导通的时间。设置电源电压VDD上电斜率为tana(〇〈a〈V 2)，则上电VPOR维持低有效的时间调整为Iv PR = TpR+Vth/tana，上电阈值电压Vtr = Iv pRtana 〇 [0040] 继续参见图3,当下电时，所述电源电压降至相应阈值后，所述第一PMOS管PMl的漏 极和所述第六NMOS管NM6的漏极的公共连接点（即图3所示的节点N)电压拉低，所述第三 WOS管匪3的栅极电压置高。接着，所述第二缓冲器BUF2的输入端电压置低，所述第零与非 门NANDO的输出端电压置高，所述第一 RS触发器RSFFl的S端电压置高。由于所述第一 RS触发 器RSFFl的S端电压置高，R端电压置低，因此使得所述第一反相器INVl的输入端（即图3所示 的节点H)电压置低。于是，所述第一反相器INVl的输出端电压置高。同时，所述第零NMOS管 NMO导通，经过时间T4后，所述第零电容CO经由所述第零电阻RO放电。与此同时，所述第零反 相器INVO的输入端电压置低。这样，所述第零RS触发器RSFFO的R端电压置高。由于所述第零 RS触发器RSFFO的R端电压置高，S端电压置低，因此，使得所述上下电复位信号产生电路100 的输出随着所述电源电压降低而降低，即将VPOR输出电压强制置低。
[0041 ]由于上电结束时，图3所示的节点B点电压Vb升至稳定后的电源电压VDDHVDD< VDDl-2Vth时，所述复位使能控制模块10生效。因此，下电时VPOR维持高的时间为VDD从VDDl 降至VDDl-2Vth时的时间加上T4。当Vth < VDD < VDDl-2Vth且Vth < Vb < VDD时，所述第零电 容CO经由所述第零电阻RO放电，直至节点B点电压Vb降至所述第零反相器INVO的翻转电压 Vth。在此时间段，对于所述第零PMOS管PMO有Δ = VSG-Vth = VDD-Vth>VDD-VB，即所述第零 PMOS管PMO工作在线性区。设置所述第零PMOS管PMO和所述第零NMOS管NMO的电流分别为Ipb、 Inb，所述第零电容CO的放电电流为ICB，则有
[0043] 在下电过程中，当所述第零电容CO的上极板电压降至所述第零反相器INVO中NMOS 管的阀值电压时，所述上下电复位信号产生电路100的输出电压翻转为低而使得下电复位 开始，直至下电过程结束时停止发送下电复位信号。于是，则有
[0045] 设置电源电压VDD下电斜率为tan0(V2〈KJT)，下电时间为T5,则下电VPOR维持低 有效的时间为Tp F = T5-T4-2Vth/|tan0|，下电阈值电压Vtf = VDD卜TpF|tan0|。
[0046] 在反复上下电条件下，由于第一次下电时图3所示节点B点电压拉低，以至所述第 零反相器INVO的输出端电压翻转为高。图3所示节点C点电压经由所述第四电容C4放电后拉 低，所述第二WOS管匪2关断，所述第三电容C3的上极板电压在所述电容放电控制模块20的 作用下变为低。此时，所述第零与非门NANDO的输出端（即图3所示的节点F)电压置高，所述 第零RS触发器RSFFO的S端电压置低，从而确保下电过程的持续进行。所述第二电容C2的下 极板(图3所示节点D)电压跟随电源电压VDD最终变为低。图3所示的各节点电压恢复至初始 上电条件下的状态，以便第二次上电能够有效进行。
[0047] 对于上文所述的上下电复位信号产生电路100的实现方法可采用SMIC0.13ym CMOS 工艺，在 <：〇?^^(1'1'，55，卩卩）、温度（-40。(：，27。(：，125。(：）、￥00(1.5￥，5.0￥，6.0￥)下，对上 下电复位信号阈值电压及静态功耗进行仿真，并且在典型条件下做反复上下电的Monte Carlo分析，分别如表1及图5所示。根据表1所示，已清楚表明各种电源电压下的直流功耗均 为〇μΑ，反复上下电时，均能够快速响应电源电压变化并具有良好的稳定性。显然，该上下电 复位信号产生电路100在低压低功耗系统应用中具有一定的优势。
[0048]表1.各种条件下的阈值电压及功耗仿真结果
[0051]参见图6所示，依据本实用新型的另一方面，本实用新型还可以提供一种上下电复 位芯片1，其包括上述上下电复位信号产生电路100,从而实现以MOS管开启电压作为电路状 态转换阈值，并在上下电复位生效后断开直流通路。
[0052]综上，通过采用简单的逻辑反馈控制机制，本实用新型所述上下电复位信号产生 电路100在反复上下电时且在1.5V~6V的工作电压范围之内能够快速响应电源电压的变 化，而且具有良好的稳定性。且，在复位生效后，断开直流通路，以至不消耗直流电流，从而 满足低压低功耗系统的应用需要。再者，由于上下电复位信号产生电路100内部以MOS管阈 值电压作为状态转换，因此，能够省去传统复位电路中的基准电路和比较器电路，进而节约 芯片面积。
[0053]以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技 术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰 也应视为本实用新型的保护范围。
【主权项】
1. 一种零静态功耗上下电复位信号产生电路，其特征在于，包括一复位使能控制模块、 一电容放电控制模块、一上下电复位控制模块以及一输出锁存模块； 所述复位使能控制模块与所述上下电复位控制模块电连接，用以提供使能控制信号给 所述上下电复位控制模块； 所述电容放电控制模块与所述上下电复位控制模块电连接，用以对所述上下电复位控 制模块中的节点电容进行充放电控制； 所述上下电复位控制模块用以在上电过程中和下电过程中分别进行上电复位控制、下 电复位控制以及零静态功耗控制； 所述输出锁存模块与所述上下电复位控制模块电连接，用以将所述上下电复位控制模 块的输出信号缓存锁存后作为上下电复位信号产生电路的输出。2. 根据权利要求1所述的上下电复位信号产生电路，其特征在于，所述复位使能控制模 块包括:一第一 PMOS管、一第六NMOS管、一第七匪0S管、一第六反相器、一第六电容和一第一 电阻;所述第一 PMOS管的源极接电源，所述第一 PMOS管的漏极分别电连接至所述第六反相 器的输入端和所述第六NMOS管的漏极，所述第一 PMOS管的栅极电连接至所述第一电阻的一 端;所述第六匪0S管的源极分别电连接至所述第六电容的下极板、所述第七匪0S管的漏极 和所述第七NMOS管的栅极;所述第六电容的上极板电连接至电源;所述第六NMOS管的栅极 和所述第七匪0S管的源极分别接地;所述第六反相器的输出端电连接至所述上下电复位控 制模块;所述第一电阻的另一端接地。3. 根据权利要求2所述的