上下电复位信号产生电路，其特征在于，所述电容放电控制模 块包括：一第二电阻、一第五匪0S管、一第五电容、一第二PMOS管、一第四匪0S管和一第八 匪0S管;所述第二电阻的一端电连接至电源，所述第二电阻的另一端电连接分别电连接至 所述第五NMOS管的漏极、所述第五NMOS管的栅极、所述第二PMOS管的栅极、第四NMOS管的栅 极和所述第八匪0S管的漏极;所述第五NMOS管的源极分别电连接至所述第二PMOS管的源极 和所述第五电容的上极板，所述第五NMOS管的栅极分别电连接至所述第八匪0S管的漏极、 所述第五匪0S管的漏极、所述第二PMOS管的栅极和所述第四NMOS管的栅极;所述第五电容 的下极板接地;所述第二PMOS管的漏极分别电连接至所述上下电复位控制模块、所述第八 匪0S管的栅极和所述第四匪0S管的漏极，所述第二PMOS管的栅极分别电连接至所述第四 NMOS管的栅极和所述第八NMOS管的漏极;所述第四NMOS管的漏极分别电连接至所述上下电 复位控制模块和所述第八NMOS管的栅极，所述第四匪0S管的栅极电连接至所述第八NMOS管 的漏极，所述第四NMOS管的源极接地;所述第五电容的下极板接地;所述第八NMOS管的栅极 电连接至所述上下电复位控制模块，所述第八NMOS管的源极接地。4. 根据权利要求3所述的上下电复位信号产生电路，其特征在于，所述上下电复位控制 模块包括：一第零PMOS管、一第零电阻、一第零电容、一第零匪0S管、一第一电容、一第一 匪0S管、一第一反相器、一第一RS触发器、一第零或门、一第零与非门、一第五反相器、一第 二缓冲器、一第二反相器、一第三反相器、一第三NMOS管、一第三电容、一第二电容、一第二 匪0S管、一第四电容、一第四反相器和一第零反相器;所述第零PMOS管的源极电连接至电 源，所述第零PMOS管的栅极分别电连接至所述复位使能控制模块的第一 PMOS管的栅极和所 述第一电阻的一端，所述第零PMOS管的漏极分别电连接至所述第零电阻的一端、所述第零 电容的上极板和所述第零反相器的输入端;所述第零电容的上极板分别电连接至所述第零 电阻的一端和所述第零反相器的输入端，所述第零电容的下极板接地;所述第零电阻的另 一端电连接至所述第零NMOS管的漏极;所述第零匪0S管的栅极分别电连接至所述第一电容 的下极板、所述第一反相器的输出端和所述第一 NMOS管的漏极，所述第零NMOS管的源极接 地;所述第一电容的上极板电连接至电源;所述第一 NMOS管的源极接地，所述第一匪0S管的 栅极分别电连接至所述第一反相器的输入端和所述第一 RS触发器的输出端;所述第一反相 器的输出端电连接至所述第一电容的下极板，所述第一反相器的输入端电连接至所述第一 RS触发器的输出端;所述第一 RS触发器的S端电连接至所述第零或门的输出端，所述第一 RS 触发器的R端分别电连接至所述第二匪0S管的栅极、所述第四电容的上极板和所述第四反 相器的输出端;所述第零或门的第一输入端电连接至所述复位使能控制模块的第六反相器 的输出端，所述第零或门的第二输入端分别电连接至所述输出锁存模块和所述第零与非门 的输出端;所述第零与非门的第一输入端电连接至所述第二缓冲器的输出端，所述第零与 非门的第二输入端电连接至所述第五反相器的输出端;所述第二缓冲器的输入端分别电连 接至所述第三NMOS管的漏极、所述第三电容的上极板、所述第三反相器的输入端和所述第 二反相器的输出端;所述第三NMOS管的栅极电连接至所述电容放电控制模块的第四NMOS管 的漏极，所述第三NMOS管的源极接地;所述第三电容的下极板接地;所述第三反相器的输出 端分别电连接至所述第二反相器的输入端、所述第五反相器的输入端、所述第二NMOS管的 漏极和所述第二电容的下极板;所述第二反相器的输入端分别电连接至所述第五反相器的 输入端、所述第二电容的下极板和所述第二NMOS管的漏极;所述第五反相器的输入端分别 电连接至所述第二电容的下极板和所述第二NMOS管的漏极;所述第二电容的上极板电连接 至电源，所述第二电容的下极板电连接至所述第二匪0S管的漏极;所述第二W0S管的源极 接地，所述第二NMOS管的栅极分别电连接至所述第四电容的上极板和所述第四反相器的输 出端;所述第四电容的下极板接地;所述第四反相器的输入端分别电连接至所述第零反相 器的输出端和所述输出锁存模块;所述第零反相器的输入端电连接至所述第零电阻的一 端。5. 根据权利要求4所述的上下电复位信号产生电路，其特征在于，所述输出锁存模块包 括:一第零缓冲器、一第七反相器、一第零RS触发器和一第一缓冲器;所述第零缓冲器的输 入端分别电连接至所述上下电复位控制模块的第四反相器的输入端和所述第零反相器的 输出端，所述第零缓冲器的输出端电连接至所述第零RS触发器的R端;所述第七反相器的输 入端分别电连接至所述第零与非门的输出端和所述第零或门的第二输入端，所述第七反相 器的输出端电连接至所述第零RS触发器的S端;所述第零RS触发器的输出端电连接至所述 第一缓冲器的输入端;所述第一缓冲器的输出端电连接所述上下电复位信号产生电路的输 出。6. 根据权利要求5所述的上下电复位信号产生电路，其特征在于，当上电时，所述电源 电压升至相应阈值后，所述第一 PM0S管的漏极和所述第六NMOS管的漏极的公共连接点电压 置高，第三NMOS管的栅极电压拉低，所述第一电容的下极板和所述第二电容的下极板电压 随所述电源电压升高，且当所述电源电压大于PM0S管阈值电压和NMOS管阈值电压的最大值 时，所述第零PM0S管对所述第零电容充电，所述第零电容上极板电压升高，所述第零反相器 的输出端电压置低，所述第四反相器的输出端电压置高而对第四电容充电，同时所述第二 反相器的输入端电压置低;接着，所述第二反相器的输出端电压置高而对所述第三电容充 电，同时所述与非门的输出端电压置低，且所述第七反相器的输出端电压置高，所述第零RS 触发器的S端电压置高以使得所述上下电复位信号产生电路的输出随着所述电源电压升高 而升高，与此同时，所述或门的输出端电压置低，所述第一 RS触发器的S端电压置低而使得 所述第一反相器的输入端电压置高，进而使得所述第一电容的下极板电压拉低，所述第零 NMOS管关断，从而实现无直流功耗。7. 根据权利要求5所述的上下电复位信号产生电路，其特征在于，在上电过程中，当所 述第零电容的上极板电压、所述第四电容的上极板电压和所述第三电容的上极板电压分别 升至所述第零反相器中匪0S管、所述第二匪0S管和所述第二缓冲器中匪0S管的阈值电压 时，所述上下电复位信号产生电路的输出电压翻转为高而使得上电复位结束，同时停止发 送上电复位信号。8. 根据权利要求5所述的上下电复位信号产生电路，其特征在于，当下电时，所述电源 电压降至相应阈值后，所述第一 PMOS管的漏极和所述第六NMOS管的漏极的公共连接点电压 拉低，所述第三匪0S管的栅极电压置高;接着，所述第二缓冲器的输入端电压置低，所述第 零与非门的输出端电压置高，所述第一 RS触发器的S端电压置高而使得所述第一反相器的 输入端电压置低，进而所述第一反相器的输出端电压置高，同时所述第零匪0S管导通而使 得所述第零电容对所述第零电阻放电；与此同时，所述第零反相器的输入端电压置低，进而 所述第零RS触发器的R端电压置高以使得所述上下电复位信号产生电路的输出随着所述电 源电压降低而降低。9. 根据权利要求5所述的上下电复位信号产生电路，其特征在于，当下电过程中，当所 述第零电容的上极板电压降至所述第零反相器中NMOS管的阀值电压时，所述上下电复位信 号产生电路的输出电压翻转为低而使得下电复位开始，直至下电过程结束时停止发送下电 复位ig号。10. -种上下电复位芯片，其特征在于，包括权利要求1至9中任一项所述的上下电复位 信号产生电路，从而实现以M0S管开启电压作为电路状态转换阈值，并在上下电复位生效后 断开直流通路。
【专利摘要】本实用新型披露一种零静态功耗上下电复位信号产生电路及上下电复位芯片，所述上下电复位信号产生电路包括一复位使能控制模块、一电容放电控制模块、一上下电复位控制模块以及一输出锁存模块；所述复位使能控制模块与所述上下电复位控制模块电连接，用以提供使能控制信号给所述上下电复位控制模块；所述电容放电控制模块与所述上下电复位控制模块电连接，用以对所述上下电复位控制模块中的节点电容进行充放电控制；所述上下电复位控制模块用以在上电过程中和下电过程中分别进行上电复位控制、下电复位控制以及零静态功耗控制；所述输出锁存模块与所述上下电复位控制模块电连接，用以将所述上下电复位控制模块的输出信号缓存锁存后作为上下电复位信号产生电路的输出。
【IPC分类】H03K17/22
【公开号】CN205265647
【申请号】CN201521136327
【发明人】李 浩, 苏香, 陈程
【申请人】上海芯泽电子科技有限公司
【公开日】2016年5月25日
【申请日】2015年12月31日