专利名称：固体摄像装置的制作方法
技术领域：
本发明涉及固体摄像装置，特别是全帧快门(global shutter)型的CMOS传感器。
背景技术：
作为现有的固体摄像装置的一例，周知的是卷帘式快门型CMOS传感器(例如，参照专利文献1)。图9表示该现有固体摄像装置的一例的等效电路图。为了简单，该图所示的固体摄像装置的CMOS传感器，将单位像素1配置成横向2像素、纵向2像素的2×2像素。单位像素1由以下几部分构成对被摄物进行光电转换的光电二极管(PD)2、信号电荷的放大用MOS型场效应晶体管(以下称为MOSFET)3、电荷传输用MOSFET 4、复位用MOSFET 5、以及选择用MOSFET 7，电源线6与MOSFET 3、5的漏极连接，放大用MOSFET 3的源极与选择用MOSFET 7的漏极连接。
放大用MOSFET 3的栅电极称为浮置扩散(FD)，光电二极管2的电荷经由电荷传输用MOSFET 4的漏极-源极传输至放大用MOSFET3的栅电极(FD)。并且，放大用MOSFET 3的栅电极(FD)的电位，被复位用MOSFET 5复位。
选择用MOSFET 7变成接通状态时，经由选择用MOSFET 7的漏极/源极将放大用MOSFET 3的源极与像素输出线8导通。像素输出用8与恒定电流供给用MOSFET 9的漏极连接。恒定电流供给用MOSFET9，作为放大用MOSFET 3的源极输出电路的负载而发挥作用。恒定电流供给用MOSFET 9，由栅极电位供给线13的栅极电位进行控制。
并且，复位用控制线10、电荷传输用控制线11、以及像素选择用控制线12，分别与复位用MOSFET 5、电荷传输用MOSFET 4、以及选择用MOSFET 7的各栅电极连接，其电位分别从脉冲供给端子15、14、16经由MOSFET 19、20、21的漏极/源极而供给。
垂直移位寄存器17是为了按行顺序扫描而选择2×2像素的行的电路，其垂直移位寄存器输出线18-1、18-2，与各行的MOSFET 19、20、21的栅电极连接，决定向脉冲供给端子15、14、16的端子供给的脉冲控制哪一行的像素。
此外，读出块22由以下几部分构成保持复位信号输出的电容23、保持光信号输出的电容24、选择在哪个电容保持的开关用MOSFET25及26、以及与水平输出线27、28连接的开关用MOSFET 29、30。开关用MOSFET 25、26由从端子37、38向其栅电极供给的脉冲来进行开关控制。
水平移位寄存器34，利用向与开关用MOSFET 29、30的栅连接的水平移位寄存器输出线35-1、35-2输出的电位，决定在2×2像素中将哪一列的像素的保持信号向水平输出线27、28输出。并且，从端子33供给用于将水平输出线27、28复位的电位，复位的时序利用从端子36供给的脉冲对开关用MOSFET 31、32进行开关控制。水平输出线27、28与差动放大器39的输入端子连接。差动放大器39取复位信号输出和光信号输出的差，从放大器输出端子40向传感器输出该差信号。
接下来，一并参照图10的时序图，对图9所示现有CMOS传感器的动作进行说明。此外，设图9中的所有MOSFET设为N型，从而，MOSFET在其栅极电位是高电平(High)时为接通、是低电平(Low)时为断开。
首先，图10(D)所示，垂直移位寄存器输出线18-1的电位在时刻t1变成High，由此第1行的像素1被选择。接着，如图10(C)所示，脉冲供给端子16的输入脉冲在时刻t2(＞t1)变成High，由此第1行的像素1的选择用MOSFET 7变成接通状态，因此第1行的像素1的放大用MOSFET 3的源极经由选择用MOSFET 7的漏极/源极和像素输出线8，与恒定电流供给用MOSFET 9连接，从而形成源极输出电路。
在此状态下，如图10(B)所示，最初向脉冲供给端子15供给一定时间High脉冲，经由第1行的像素1的复位用MOSFET 5的漏极/源极，放大用MOSFET 3的栅电极(FD)被复位。在此后的时刻t3(＞t2)，如图10(I)所示，脉冲供给端子37的输入脉冲变成High，开关用MOSFET 25设为接通状态，在电容23保持从第1行的像素1的源极输出电路输出的复位信号输出。
接下来，如图10(A)所示，在时刻t4(＞t3)向脉冲供给端子14施加High脉冲时，第1行的像素1内的电荷传输用MOSFET 4接通，第1行的像素1内的光电二极管2中积存的电荷经由电荷传输用MOSFET 4的漏极/源极被传输到放大用MOSFET 3的栅电极(FD)。此后的时刻t5(＞t4)，如图10(J)所示，向脉冲供给端子38施加High脉冲时，在电容24保持从第1行的像素1的源极输出电路输出的光信号输出。接下来，如图10(C)所示，在时刻t6(＞t5)脉冲供给端子16的输入脉冲变成Low，因此第1行的像素1内选择用MOSFET7变成断开，来自第1行的像素1的输出停止。
如图10(H)所示，端子36的输入信号在此期间变成High，水平输出线27、28变成复位状态。但是，在上述时刻t6，如图10(H)所示，端子36的输入信号变成Low，在该状态下向水平移位寄存器输出线35-1施加图10(F)所示High脉冲时，第1列的开关用MOSFET 29、30分别变成接通，因此第1列的电容23、24的各信号经由第1列的开关用MOSFET 29、30，分别向水平输出线27、28输出从而被供给到差动放大器39。差动放大器39取第1列的电容23、24的各信号、即复位信号输入和光信号输入的差，将除去了由放大用MOSFET 3的阈值偏差引起的噪声的光信号通过输入端子40输入。
接下来，在图10(H)所示时刻t7(＞t6)，向端子36施加High脉冲时，水平输出线27、28再次被复位，此后如图10(G)所示，在时刻t8(＞t7)，水平移位寄存器输出线35-2被施加High脉冲，第2列的开关用MOSFET 29、30分别接通，因此第2列的电容23、24的各信号经由第2列的开关用MOSFET 29、30分别向水平输出线27、28输出从而被供给到差动放大器39，第2列的信号与第1列同样地从差动放大器39输入到输入端子40。
此后，在图10(D)所示时刻t9(＞t8)，垂直移位寄存器输出线18-1的电位变成Low，第1行的处理结束。接下来在时刻t10(＞t9)，如图10(E)所示，垂直移位寄存器输出线18-2的电位变成High，以后进行与第1行相同的处理，全像素的读出结束。
从而，在该CMOS传感器的情况下，第1行和第2行由光电二极管2进行光电转换的时序不同。这种摄像方式称为卷帘式快门或焦面快门。
专利文献1特开2003-17677号公报然而，如图9所示构成的现有的卷帘式快门型CMOS传感器，由于是逐行依次读出，因此在读出结束之前电荷积存在图9的光电二极管2中。从而，使用逐行光电转换的时序不同的卷帘式快门型CMOS传感器时，感知运动的被摄物时，以与光电转换的时序的关系取入的被摄物会失真。
为了避免上述问题，例如，在卷帘式快门型CMOS传感器的光入射面前方，设置机械快门，对应其打开期间进行全行的1帧期间的曝光，在其关闭期间进行各1线逐个依次读出，由此可以分离曝光处理和信号读出处理。但是，此时机构及控制相应变得复杂。并且，在固体摄像装置中是希望提高光电转换效率从而输出高质量的摄像信号。
发明内容
本发明鉴于上述问题，其目的在于提供一种固体摄像装置，其可提高光电转换区域的光电转换效率，并可输出得到高质量的摄像信号。
本发明的其他目的在于提供一种固体摄像装置，其具有全像素同时开始积存、并同时读出的全帧快门功能，由此解决上述课题。
为了实现上述目的，本发明的固体摄像装置，由电荷传输单元将在光电转换区域被光电转换并积存的电荷传输到信号输出用晶体管，上述信号输出用晶体管将被输入的电荷量作为电位的变化而输出，该固体摄像装置的特征在于，在第1导电型的基板的表面上分别形成第2导电型的第1阱和第2阱，在杂质浓度低于上述第2阱的上述第1阱内形成像素覆盖区域，该像素覆盖区域至少包括第1导电型的上述光电转换区域和上述信号输出用晶体管的第2导电型的源极区域及漏极区域，在杂质浓度高于上述第1阱的上述第2阱内形成MOS型的电路。
在本发明中，分离了形成像素覆盖区域的阱和形成MOS型的电路的阱，因此形成MOS型的电路的第2阱的电位的变动不会直接传到像素覆盖区域，由寄生电容引起电容耦合，对像素覆盖区域的影响减小。
并且，在本发明中，考虑了像素覆盖区域与MOS型的电路相比动作速度慢、半导体的精细加工准则低的情况，形成像素覆盖区域的第1阱的杂质浓度低于形成MOS型的电路的第2阱，因此可以提高光电转换效率，另一方面，形成MOS型的电路的第2阱的杂质浓度高于第1阱的杂质浓度，因此为半导体加工准则精细化时的、短沟道效果抑制及元件分离效果提高做出贡献。
在此，本发明的固体摄像装置的特征在于，上述电路是以下电路中的至少1个电位控制电路，使上述电荷传输单元及上述信号输出用晶体管动作；CDS电路，对从上述信号输出用晶体管输出的信号进行相关双采样；放大器，对从上述CDS电路输出的信号进行放大AD转换器，将从上述放大器输出的信号转换成数字信号；以及信号处理电路，对从上述AD转换器输出的数字信号进行信号电平校正、像素缺陷校正等预定的信号处理。
并且，为了实现上述目的，本发明的特征在于，具有如下全帧快门功能在全像素的上述光电转换区域将来自被摄物的光同时曝光，经由上述电荷传输单元，全像素一齐地将曝光期间积存在上述光电转换区域的上述电荷传输到上述信号输出用晶体管之后，从各像素的上述信号输出用晶体管依次输出摄像信号。在本发明中，由于具有全帧快门功能，因此无需设置机械快门，可以将曝光处理和信号读出处理分离。
此外，本发明的特征在于，上述信号输出用晶体管，由以下各部分构成环状栅电极，在上述第1阱上夹着绝缘膜而形成；高浓度的上述第2导电型的漏极区域，在上述第1阱内与该第1阱电气一体化地形成；上述第2导电型的源极区域，被设置在与上述环状栅电极的中心开口部对应的上述第1阱内的位置；以及第1导电型的源极附近区域，以包围上述源极区域且不到达上述漏区域的方式设置在上述第1阱内，上述电荷传输单元具有传输栅电极，该传输栅电极在上述绝缘膜上的上述环状栅电极和上述光电转换区域之间、在上述第1阱上夹着上述绝缘膜而设置。
根据本发明，由于具有全帧快门功能，因此无需设置机械快门，可以将曝光处理和信号读出处理分离，因此不需要复杂的机构及控制，就可以没有失真地对动态画面、静态画面进行摄像。
此外，根据本发明，分离了形成像素覆盖区域的阱和形成MOS型的电路的阱，因此形成MOS型的电路的第2阱的电位的变动不会直接传到像素覆盖区域，由寄生电容引起电容耦合，对像素覆盖区域的影响减小，因此可以从像素覆盖区域输出S/N良好的高质量的摄像信号。
进而，根据本发明，形成像素覆盖区域的第1阱的杂质浓度低于形成MOS型的电路的第2阱，因此可以提高光电转换效率，另一方面，形成MOS型的电路的第2阱的杂质浓度高于第1阱的杂质浓度，因此为半导体加工准则精细化时的、短沟道效果抑制及元件分离效果提高做出贡献。
图1是本发明的固体摄像装置的一个实施方式的构成图。
图2是沿图1中的H-H′线的装置剖面的示意图。
图3是沿图1中的Y-Y′线的装置剖面的示意图。
图4是沿图1中的Z-Z′线的装置剖面的示意图。
图5是沿图1中的V-V′线的装置剖面的示意图。
图6是本发明的1个像素份的元件结构的一例的俯视图、和沿着其X-X′线的纵剖面图。
图7是将本发明的固体摄像装置的整体构成用电气等效电路表示的图。
图8是说明图7的等效电路的动作的时序图。
图9是现有的固体摄像装置的一例的等效电路图。
图10是用于说明图9的动作的时序图。
具体实施例方式
接下来，对本发明的实施方式进行说明。图1表示本发明的固体摄像装置的一个实施方式的构成图。如该图所示，本实施方式的固体摄像装置由以下各部分构成进行光电转换的像素覆盖区域101、使像素动作的电位控制电路102、控制该电位控制电路的垂直移位寄存器103、对来自像素的信号进行CDS(相关双采样)动作的CDS电路104、进行CDS电路104的控制的水平移位寄存器105、进行从CDS电路104输出的信号的放大等的放大器106、将从放大器106输出的信号转换成数字信号的AD转换器(ADC)107、对ADC 107的输出数字信号进行信号电平校正及像素缺陷校正等预定的信号处理的数字信号处理电路108、以及对装置整体进行统一控制的信号产生电路109。从外部设定该信号产生电路109等的接口电路也包含在该信号产生电路块中。
图2是沿图1中的H-H′线的装置剖面的示意图。在图2中，驱动等控制电路区域201相当于图1的垂直移位寄存器103及电位控制电路104的电路区域，像素覆盖区域202相当于图1的像素覆盖区域101。驱动等控制电路区域201和像素覆盖区域202形成在同一p基板110上，在p基板110的表面上形成n阱(ゥェル)111和n-阱112，进而在n阱111内还形成相反导电型的p阱113，形成三阱结构。
在驱动等控制电路区域201的p阱113内形成栅极电路131、p阱接触138等，并且，在n阱111的表面形成p型的源极、漏极扩散区域134、以及n阱接触139等。并且，在像素覆盖区域202的n-阱112内形成构成光电转换区域的埋入的p-型区域114、p型的源极、漏极区域、n-阱接触140等，进而在n-阱112上形成平面形状为环状的栅电极115等。驱动等控制电路例如控制环状栅电极115，驱动等控制电路和环状栅电极115通过配线连接。
驱动等控制电路区域201的n阱111和像素覆盖区域202的n-阱112位于同一p基板110上。这是为了分离驱动等控制电路区域201和像素覆盖区域202从而防止从驱动部等向像素部的信号注入噪声。即，在驱动等控制电路区域201的栅极电路131由开关等引起的噪声通过寄生电容漏入n阱111。虽然在决定n阱111的电位的p阱接触138与外部的电源等连接，但由于阱自身的电阻值，并不是完全固定为电源电压而是变动。
与像素覆盖区域202的n-阱112共用n阱111时，该变动直接传到像素覆盖区域202的阱中，作为噪声影响在构成像素的p-型区域114进行了光电转换的信号。因此，如图2所示，将n阱分离为111和112，固定p基板110的电位，由此驱动等控制电路区域201的n阱111的电位的变动不会直接传到像素覆盖区域202，由寄生电容引起电容耦合，对像素覆盖区域202的影响减小。
并且，在进行光电转换时，阱浓度低的一侧光电转换效率提高，因此与驱动等控制电路区域201的n阱111相比，像素覆盖区域202的n-阱112侧的阱浓度被设定得较低。
图3表示沿图1的Y-Y′线的装置剖面的示意图。在该图中，与图2相同构成部分标上相同标号。在图3中，ADC等电路区域203相当于图1的ADC 107，像素覆盖区域202相当于图1的像素覆盖区域101。ADC等电路区域203和像素覆盖区域202被形成在同一p基板110上，但未通过配线相互直接连接。P基板110的表面上形成n阱116和n-阱112，进而在n阱116内还形成相反导电型的p阱117，形成三阱结构。
并且，在n阱116内形成相反导电型的源极、漏极扩散区域135、以及n阱接触142等，在p阱117内形成栅极电路121、p阱接触141等。并且，在像素覆盖区域202的n-阱112内形成构成光电转换区域的埋入的p-型区域118、p型的源极、漏极区域、n-阱接触143等，进而在n-阱112上形成平面形状为环状的栅电极119等。
图4表示沿图1的Z-Z′线的装置剖面的示意图。在该图中，与图2相同构成部分标上相同标号。在图4中，信号处理等电路区域204相当于图1的数字信号处理电路108，像素覆盖区域202相当于图1的像素覆盖区域101。信号处理等电路区域204和像素覆盖区域202被形成在同一p基板110上，但未通过配线直接连接。p基板110的表面上形成n阱122和n-阱112，进而在n阱122内还形成相反导电型的p阱123，形成三阱结构。
并且，在n阱122内形成相反导电型的源极、漏极扩散区域136、n阱接触145，在p阱123内形成栅极电路127、p阱接触144等。并且，在像素覆盖区域202的n-阱112内形成构成光电转换区域的埋入的p-型区域124、p型的源极、漏极区域、n-阱接触146等，进而在n-阱112上形成平面形状为环状的栅电极125等。
图5表示沿图1的V-V′线的装置剖面的示意图。在该图中，与图2相同构成部分标上相同标号。在图5中，CDS等电路区域205相当于图1的CDS电路104，像素覆盖区域202相当于图1的像素覆盖区域101。CDS等电路区域205和像素覆盖区域202被形成在同一p基板110上，通过配线直接连接。p基板110的表面上形成n阱132和n-阱112，进而在n阱132内还形成相反导电型的p阱133，形成三阱结构。
并且，在n阱132内形成相反导电型的源极、漏极扩散区域137、n阱接触148，在p阱133内形成栅极电路134、p阱接触147等。并且，在像素覆盖区域202的n-阱112内形成构成光电转换区域的埋入的p-型区域129、p型的源极、漏极区域、n-阱接触149等，进而在n-阱112上形成平面形状为环状的栅电极130等。
如上述图3、图4以及图5的装置剖面图所示，在本实施方式中，为了排除噪声的影响，在像素覆盖区域202和ADC等电路区域203、信号处理等电路区域204、及CDS等电路区域205之间，也分离了n阱。并且，这些ADC等电路区域203、信号处理等电路区域204、以及CDS等电路区域205的各电路，需要比像素覆盖区域202的像素高速动作。例如，像素覆盖区域202的动作速度为数MHz即可，与此相对，ADC等电路区域203、信号处理等电路区域204、CDS等电路区域205的各电路需要数十MHz的高一个数量级的动作速度。因此，它们需要比在像素覆盖区域202的半导体中的精细加工准则更精细的加工准则。
将半导体加工准则精细化时动作速度提高是指如下意思。精细化时MOSFET的栅电极的长度、所谓栅长缩短。栅长缩短时晶体管的相互电导系数(gm)提高，可以通过更大的电流。从而可以相应加速对下一级晶体管进行充电，动作速度提高。另一方面，将栅长缩短时，短沟道效果及元件分离效果降低。为了提高短沟道效果及元件分离效果，需要提高阱的杂质浓度。这种精细加工准则和阱杂质浓度的关系，一般称为定标律。可以根据栅长判断使用何种精细加工准则。
例如，像素覆盖区域202的动作速度较低，因此以0.35μm准则制作MOSFET。此时MOSFET的栅长是0.35μm左右，阱杂质浓度是例如1×1016～1×1017cm-3。另一方面，像素周边电路203～205的动作速度高，因此以0.25μm准则制作时，MOSFET栅长是0.25μm左右，阱杂质浓度是1×1017～7×1017cm-3左右，阱杂质浓度高于像素覆盖区域202。在这种构成的情况下，可以使像素覆盖区域202以例如10MHz动作，另一方面使像素周边电路区域203～205以50MHz动作。即，半导体的构成上，需要像素周边电路区域203～205的n阱浓度高于像素覆盖区域202的n阱浓度。并且，晶体管的尺寸越大MOSFET的1/f噪声(f为输出信号的频率成分)越小，但在像素覆盖区域202使用栅长大的精细加工准则时，初级放大器中的像素内的放大用MOSFET的尺寸也变大，因此可以得到噪声小的摄像元件。
另一方面，像素驱动等控制电路区域201不需要高速动作，因此加工准则也可以低于其他周边电路。
因此，在本实施方式中，将像素驱动等控制电路区域201和像素周边电路区域203～205的加工准则分开不利于提高效率，因此将加工准则统一到精细一方。从而，像素驱动等控制电路区域201和像素周边电路区域203～205的n阱浓度统一到高的一方。并且，各电路区域的n阱、p阱被分离，不存在相互间的噪声等的影响。
接下来，对像素覆盖区域101、202中的像素的一个实施方式的构成及动作进行详细说明。图6表示本发明的固体摄像装置的一个实施方式的一个像素的构成图，该图(A)表示俯视图，该图(B)表示沿该图(A)的X-X′线的纵剖面图。如图6(A)、(B)所示，本实施方式的固体摄像装置是全帧快门型CMOS传感器，在p+型基板41上生长外延层42，在该外延层42的表面有n阱43。在n阱43上夹着栅极氧化膜44形成作为第1栅电极的平面形状为环状的栅电极45。该n阱43相当于图2～图5的n-阱112，环状栅电极45相当于图2～图5的环状栅电极115、118、125、130。
在与环状栅电极45的中心部对应的n阱43的表面上形成n+型的源极区域46，与该源极区域46相邻形成源极附近p型区域47，进而在与源极区域46和源极附近p型区域47的外侧分离的位置上形成n+型的漏极区域48。进而，在漏极区域48的下方的n阱43中形成埋入的p-型区域49。该埋入的p-型区域49和n阱43构成图6(A)的埋入光电二极管50。上述埋入的p-型区域49相当于图2～图5所示的埋入的p-型区域114、118、124、129。
此外，如图6(A)、(B)所示，在埋入光电二极管50和环状栅电极45之间存在作为第2栅电极的传输栅电极51。在漏极区域48、环状栅电极45、源极区域46、传输栅电极51上，分别连接有作为金属配线的漏电极配线52、环状栅电极配线53、源电极配线(输出线)54、传输栅电极配线55。并且，在上述各构成的上方，如图6(B)所示形成遮光膜56，在该遮光膜56对应埋入光电二极管50的位置上穿透设置有开口部57。该遮光膜56由金属或有机膜等形成。光穿过开口部57到达埋入光电二极管50并被光电转换。
接下来，利用由电路表示的图7，对CMOS传感器的像素结构和摄像装置整体的结构进行说明。在该图中，首先，在像素覆盖区域61(相当于图1的像素覆盖区域101)上，配置了m行n列像素。在图7中将这些m行n列像素中的s行t列的一个像素62作为代表用等效电路来表示。该像素62，由环状栅MOSFET 63、光电二极管64、以及传输栅MOSFET 65构成，环状栅MOSFET 63的漏极与光电二极管64的n侧端子和漏电极配线66(相当于图6的52)连接，传输栅MOSFET 65的源极与光电二极管64的p侧端子连接，漏极与环状栅MOSFET 63的背栅连接。
此外，在图6(B)中，上述环状栅MOSFET 63是n沟道MOSFET，将环状栅电极45正下方的源极附近p型区域47作为栅极区域，具有n+型的源极区域46及n+型的漏极区域48。并且，在图6(B)中，上述传输栅MOSFET 65是p沟道MOSFET，将传输栅电极51正下方的n阱43作为栅极区域，将光电二极管50的埋入的p-型区域49作为源极区域、以及将源极附近p型区域47作为漏极。
在图7(中)存在电路67，为了从m行n列的各像素中读出1帧份的信号，首先产生用于将开始读出的合图发出的帧起始信号。该帧起始信号也可以从摄像装置的外部附加。该帧起始信号被提供给垂直移位寄存器68。垂直移位寄存器68输出读出m行n列的各像素中的第几行像素的信号。
各行的像素连接到控制环状栅电极、传输栅电极、以及漏电极的电位的控制电路上，垂直移位寄存器68的输出信号被供给到这些控制电路。例如，第s行的各像素的环状栅电极，经由环状栅电极配线69(相当于图6的53)与环状栅极电位控制电路70连接，各像素的传输栅电极，经由传输栅电极配线71(相当于图6的55)与传输栅电位控制电路72连接，各像素的漏电极，经由漏电极配线66(相当于图6的52)与漏电位控制电路73连接。垂直移位寄存器68的输出信号被供给到上述各控制电路70、72、73。
此外，环状栅电极是按每行进行控制因此横向配线，但传输栅电极是全像素一齐控制，因此不分配线方向，也可以是纵向。在此以横向配线来表示。虽然漏极电位控制电路73是全像素一齐控制，但也存在按照每行进行控制的可能性，因此与帧起始信号和垂直移位寄存器68两者连接而表示。
像素62的环状栅MOSFET 63的源电极，经由源电极配线74(相当于图6的54)分支为二，一个经由开关SW1与控制源电极电位的源极电位控制电路75连接，另一个经由开关SW2与信号读出电路76连接。读出信号时断开开关SW1、接通开关SW2，控制源极电位时接通开关SW1、断开开关SW2。信号是纵向输出，因此使源电极的配线方向成纵向。
信号读出电路76如下构成。像素62的输出从环状栅MOSFET 63的源极进行，输出线74中有负载、例如连接有电流源77。从而，成为源极输出电路。电容器C1和电容器C2的各一端经由开关sc1和开关sc2与电流源77连接。另一端接地的电容器C1、C2的各一端，还与差动放大器78的反转输入端子和非反转输入端子连接，从差动放大器78输出两电容器C1及C2的电位差。
这种信号读出电路76被称为CDS电路(相关双采样电路)，在此描述的方式以外还存在多种电路，并不限于该电路。从信号读出电路76输出的信号，经由输出开关swt而被输出。同一列上的输出开关swt，通过从水平移位寄存器79输出的信号进行开关控制。
接下来，同时参照图8的时序图，对图7所示的CMOS传感器的驱动方法进行说明。首先，在图8(1)所示期间，光入射到埋入的光电二极管(图6(A)的50、图7的64等)上，通过光电转换效果产生电子/空穴对，在光电二极管的埋入p-型区域(图6的49)积存空穴。此时传输栅电极(图6的51)的电位与漏极电位Vdd相同，传输栅MOSFET 65处于断开状态。这些积存，在进行前帧的读出操作时同时实行。
在接下来的图8(2)所示期间，前帧的读出结束时，如图8(A)所示，发送新的帧起始信号，开始下一帧的读出。最初进行的是全像素一齐地从光电二极管(图6(A)的50、图7的64等)向环状栅电极(图6的45)的源极附近p型区域(图6的47)传输空穴。因此，如图8(B)所示，从传输栅极电位控制电路72输出的传输栅极控制信号从Vdd下降到Low 2，传输栅电极(图6的51)的电位成为Low 2，传输栅MOSFET 65变成接通状态。
此时，如图8(C)所示，由环状栅极电位控制电路70控制的环状栅电极配线69的电位，从Low变成Low 1，而Low 2大于Low 1。Low 1也可以与Low相同。最简便是设定为Low 1＝Low＝0(V)。
另一方面，如图8(D)所示，将全像素的源极电位设定为电位S1，该全像素的源极电位，以从源极电位控制电路75经由开关SW1由源电极配线74供给到环状栅MOSFET 63的源极供给的源极电位为主。S1＞Low 1，由此，环状栅MOSFET 63仍为断开，没有电流通过。结果，积存在光电二极管的全像素的电荷(空穴)，被一齐传输到对应的像素的环状栅电极的下方。
在图6(B)所示环状栅电极45的下方区域，源极附近p型区域47电位最低，因此积存在光电二极管的空穴到达源极附近p型区域47，并在此积存。积存空穴的结果是，源极附近p型区域47的电位上升。
接着，在图8(3)所示期间，如图8(B)所示，传输栅电极再次变为Vdd，传输栅MOSFET 65断开。由此，在光电二极管(图6(A)的50、图7的64等)再次通过光电转换效果产生电子/空穴，光电二极管的埋入p-型区域49中开始积存空穴。该积存动作持续到下一电荷传输时为止。
另一方面，读出操作以行单位依次进行，因此在读出第1行～第(s-1)行的期间(3)，如图8(C)所示，环状栅电极的电位是Low状态，为在源极附近p型区域(图6的47)积存了空穴的待机状态。在从其他行进行信号读出期间，源极电位通过来自其像素的信号，得到各种各样的值。并且，环状栅电极电位按照每行得到各种各样的值，但在第s行被设定为Low，环状栅MOSFET 63为断开状态。
在接下来的图8(4)～(6)所示期间，进行像素的信号读出。以第s行第t列的像素62为代表对该信号读出动作进行说明，首先，在源极附近p型区域(图6的47)积存空穴的状态下，图8(E)所示的垂直移位寄存器68的输出信号，如该图(H)所示，在低电平的期间(4)，通过从环状栅极电位控制电路70向环状栅电极配线69输出的控制信号，如图8(K)所示，将环状栅电极(图6的45)从Low提高至Vg1。
在此，上述电位Vg1是与上述各电位Low、Low 1、以及Vdd之间成立如下不等式关系的电位Low≤Low1≤Vg1≤Vdd(其中Low＜Vdd)。并且，在上述期间(4)，如图8(I)所示开关SW 1为断开、如该图(J)所示开关SW 2为接通、如该图(M)所示开关sc1为接通、如该图(N)所示开关sc2为断开。
结果，与环状栅MOSFET 63的源极连接的源极输出电路工作，如图8(L)所示，环状栅MOSFET 63的源极电位，在期间(4)变成S2(＝Vg1-Vth1)。在此，Vth1是指在背栅(源极附近p型区域47)存在空穴的状态下的、环状栅MOSFET 63的阈值电位。该源极电位S2通过接通的开关sc1存储在电容器C1上。
在接下来的图8(5)所示期间，通过从环状栅极电位控制电路70向环状栅电极配线69输出的控制信号，如图8(K)所示将环状栅电极(图6的45)的电位提高至High 1的同时，如该图(I)、(J)所示，接通开关SW1、断开开关SW2，并且如该图(L)所示，将从源极电位控制电路75输出的源极电位提高至High s。在此，High 1、Highs＞Low 1。
上述电位High 1及High s的值可以相同也可以不同，但为了设计的简单，优选High 1、High s≤Vdd。简便的设定中是High 1＝High s＝Vdd。此外，优选环状栅MOSFET 63接通并使之为电流无法通过的电位设定。结果，源极附近p型区域47的电位上升，空穴越过n阱43的势垒(barrier)向外延层(图6的42)排出(复位)。
在接下来的图8(6)所示期间，再次成为与上述期间(4)相同的信号读出状态。但与期间(4)不同，如图8(M)、(N)所示，开关sc1为断开、开关sc2为接通。如图8(K)所示，环状栅电极设为与期间(4)相同的Vg1。但是，在该期间(6)中，由于空穴在前一期间(5)向基板排出，在源极附近p型区域47中不存在空穴，因此如图8(L)所示，环状栅MOSFET 63的源极电位在期间(6)变成S0(＝Vg1-Vth0)。在此Vth0是指，在背栅(源极附近p型区域47)没有空穴的状态下的、环状栅MOSFET 63的阈值电压。
该源极电位S0经由接通的开关sc2存储在电容器C2上。差动放大器78输出电容器C1和C2的电位差。即，差动放大器78输出(Vth0-Vth1)。该输出值(Vth0-Vth1)是空穴电荷引起的电位变化量。此后，在从水平移位寄存器79输出的、图8(F)所示脉冲中，根据该图(O)所示的第t列的输出脉冲，接通图7的输出开关swt，如图8(P)的阴影线示意地表示，在该swt的接通期间，由来自差动放大器78的空穴电荷引起的电位变化量被作为像素62的输出信号Vout输出到传感器外。
接着，在图8(7)所示期间，如图8(B)所示再次将环状栅电极(图6的45)的电位设为Low，在源极附近p型区域(图6的47)没有空穴的状态下，待机至所有行的信号处理结束为止(至s+1行～n行的像素的读出结束为止)。在这些的读出期间中，在光电二极管64中进行由光电转换效果引起的空穴的积存。此后，返回上述期间(1)，从空穴的传输开始重复。由此，从各像素读出图8(G)所示的输出信号。从所有的像素读出信号后，再次开始下一帧。
从具有环状的栅电极45的环状栅MOSFET 63是放大用MOSFET、如图7所示在各像素内具有放大用MOSFET的意义上来说，上述图6(A)、(B)所示构成的固体摄像装置是CMOS传感器的一种。而且，该CMOS传感器，通过将积存在光电二极管中的电荷(空穴)一齐传送至对应像素的环状栅电极下方的源极附近p型区域47，来实现全帧快门。
此外，图8的期间(5)的复位时的源电极配线74的电位供给，除从源极电位控制电路75供给之外还有以下方法。即，在上述期间(5)将开关SW1、SW2都断开，从而使源电极配线74悬浮(floating)。在此将环状栅电极配线69的电位设为High 1时，环状栅MOSFET 63为接通状态，从漏极向源电极供给电流，源电极电位上升。
结果，源极附近p型区域47的电位上升，空穴越过n阱43的势垒向p-型外延层42排出(复位)。空穴完全排出时的源电极电位，成为High 1-Vth0。在该方法中，在源极电位控制电路75中，可以削减供给High s的晶体管，其结果可以减小芯片面积。
此外，图7的像素62的电路构成是简略表示的。严格来讲，像素62的电路是如下构成在传输栅MOSFET 65的源极和环状栅MOSFET63的背栅之间，设置与环状栅电极配线69和传输栅电极配线71的各电位连动的开关。该开关，在环状栅电极配线69的电位Low 1、和传输栅电极配线71的电位Low 2之间，存在Low 1≤Low 2的关系时变为接通状态，存在Low 1＞Low 2的关系时变为断开状态。
通过设置该开关，可以用电路来表现以下现象环状栅电极45(电位Low 1)下方的基板电位高于传输栅电极51(电位Low 2)下方的基板电位，环状栅电极45(Low 1)下方的基板电位作为势垒而工作，从而空穴无法到达源极附近p型区域47。然而，传输时通过电位控制电路70、72等总是满足上述Low 1≤Low 2的条件，因此在图7中省略图示该开关。
在进行上述构成及动作的全帧快门型CMOS传感器中，曝光不是按照各行错开时序，而是在相同的1帧期间进行。其相当于图8的期间(1)。一定期间的曝光之后，通过全帧快门型CMOS传感器内的传输栅(图7的传输栅MOSFET 65等)，全像素的电荷一齐被传输到各像素的预定区域(图7的环状栅MOSFET 63的背栅(图6(B)的源极附近p型区域47))。这相当于图8的期间(2)。此后，通过读出电路在读出期间内依次读出来自各像素的信号。这相当于图8的期间(3)～(7)。由此，对移动的被摄物进行摄像时，由于摄像图像是在同一时刻曝光的图像，因此不产生与被摄物的图像不同的图像失真。
此外，本发明并不限定于以上实施方式，将作为半导体的导电型的p型、n型制作成与以上实施方式相反的导电型，使用电子作为电荷，将电位的方向设反，也可以得到与各实施方式完全相同的效果。
权利要求
1.一种固体摄像装置，由电荷传输单元将在光电转换区域被光电转换并积存的电荷传输到信号输出用晶体管，上述信号输出用晶体管将被输入的电荷量作为电位的变化而输出，该固体摄像装置的特征在于，在第1导电型的基板的表面上分别形成第2导电型的第1阱和第2阱，在杂质浓度低于上述第2阱的上述第1阱内形成像素覆盖区域，该像素覆盖区域至少包括第1导电型的上述光电转换区域和上述信号输出用晶体管的第2导电型的源极区域及漏极区域，在杂质浓度高于上述第1阱的上述第2阱内形成MOS型的电路。
2.如权利要求1所述的固体摄像装置，其特征在于，上述电路是以下电路中的至少1个电位控制电路，使上述电荷传输单元及上述信号输出用晶体管动作CDS电路，对从上述信号输出用晶体管输出的信号进行相关双采样；放大器，对从上述CDS电路输出的信号进行放大；AD转换器，将从上述放大器输出的信号转换成数字信号；以及信号处理电路，对从上述AD转换器输出的数字信号进行信号电平校正、像素缺陷校正等预定的信号处理。
3.如权利要求1所述的固体摄像装置，其特征在于，具有如下全帧快门功能在全像素的上述光电转换区域将来自被摄物的光同时曝光，经由上述电荷传输单元，全像素一齐地将曝光期间积存在上述光电转换区域的上述电荷传输到上述信号输出用晶体管之后，从各像素的上述信号输出用晶体管依次输出摄像信号。
4.如权利要求1所述的固体摄像装置，其特征在于，上述信号输出用晶体管，由以下各部分构成环状栅电极，在上述第1阱上夹着绝缘膜而形成；高浓度的上述第2导电型的漏极区域，在上述第1阱内与该第1阱电气一体化地形成；上述第2导电型的源极区域，被设置在与上述环状栅电极的中心开口部对应的上述第1阱内的位置；以及第1导电型的源极附近区域，以包围上述源极区域且不到达上述漏区域的方式设置在上述第1阱内，上述电荷传输单元具有传输栅电极，该传输栅电极在上述绝缘膜上的上述环状栅电极和上述光电转换区域之间、在上述第1阱上夹着上述绝缘膜而设置。
全文摘要
现有的CMOS传感器，由于逐行依次进行读出，因此感知运动的被摄物时，以与光电转换的时序的关系取入的被摄物会失真。形成在像素覆盖区域(202)上的全像素，通过形成在驱动等控制电路区域(201)上的驱动等控制电路，进行全帧快门控制动作。由此，可分离曝光处理和读出处理，可进行几乎无失真的动画和静态画的摄像。此外，驱动等控制电路区域(201)的n阱(111)和像素覆盖区域(202)的n
文档编号H04N5/374GK1967855SQ20061014465
公开日2007年5月23日 申请日期2006年11月10日 优先权日2005年11月15日
发明者舟木正纪, 清水健 申请人:日本胜利株式会社