专利名称：固体摄像装置、固体摄像装置中模数变换方法及摄像装置的制作方法
技术领域：
本发明涉及固体摄像装置、固体摄像装置中的模数变换方法以及摄像装置，特别涉及具有将从单位像素经由列信号线所输出的模拟信号变换为数字信号并读出结构的固体摄像装置、该固体摄像装置中的模数变换方法及使用该固体摄像装置作为摄像器件的摄像装置。
背景技术：
作为固体摄像装置，近年公开了对单位像素的行列状(矩阵状)的布置按每列配置模数变换装置(以下，简称为ADC(Analog-Digital Converter))的列并列ADC搭载的CMOS图像传感器(例如，参考非专利文献1)。
W.Yang et.al，“An Integrated 800×600 CMOS ImageSystem”ISSCC Digest of Technical Papers，pp.304-305，Feb.1999图8为示意根据现有例的列并列ADC搭载CMOS图像传感器100结构的模块图。
在图8中，单位像素101具有光电二极管和像素内放大器，其通过被行列状二维配置来构成像素阵列部102。对于该像素阵列部102的行列状像素配置，按每行布线行控制线103(103-1，103-2，…)，按每列布线列信号线104(104-1，104-2，…)。像素阵列部102的行地址或行扫描控制由行扫描电路105通过行控制线103-1，103-2，…来进行。
在列信号线104-1，104-2，…一端侧，为这些列信号线104-1，104-2，…每个配置ADC106来构成列处理部(列并列ADC模块)107。另外，对各个ADC106设置生成倾斜(RAMP)波形的参考电压RAMP的数模变换装置(以下，简称为DAC(Digital-Analog Converter))108；和通过同步到规定周期时钟CK进行计数动作，来测量由后述比较器110进行比较动作的时间的计数器109。
ADC106包括在每个行控制线103-1、103-2…，将从选择行的单位像素101经由列信号线104-1、104-2、…获得的模拟信号与由DAC108所生成的参考电压RAMP相比较的比较器110；以及响应该比较器110的比较输出从而保持计数器109计数值的存储器装置111，其具有将从单位像素101给予的模拟信号变换为N比特的数字信号的功能。
对于各个列处理部107的ADC106的列地址或列扫描控制是通过列扫描电路112进行的。即由各个ADC106所AD变换的N比特数字信号由列扫描电路112通过列扫描顺序地读出到2N比特宽度的水平输出线113，由该水平输出线113传送到信号处理电路114。信号处理电路114由对应2N比特宽度的水平输出线113的2N个传感电路、减法电路和输出电路等构成。
时序控制电路115根据主时钟MCK生成行扫描电路105、ADC106、DAC108、计数器109和列扫描电路112等各种动作时所必需的时钟信号或时序信号，将这些时钟信号或时序信号提供给相应电路部分。
下面，使用图9的时序图说明根据上述结构的现有例的CMOS图像传感器100的动作。
在从某选择行的单位像素101到列信号线104-1、104-2、…的第一次读出动作稳定后，通过从DAC108向比较器110施加倾斜波形的参考电压RAMP，在该比较器110中进行列信号线104-1、104-2、…的信号电压Vx与参考电压RAMP的比较动作。在该比较动作中，在参考电压RAMP和信号电压Vx变得相等时反转比较器110的输出Vco的极性。接受该比较器110的反转输出，在存储器装置111中保持对应该比较器110的比较时间的计数器109的计数值N1。
在该第一次读出动作时，进行单位像素101的复位分量ΔV的读出。在该复位分量ΔV内，每个单位像素101包含作为偏移(offset)的离散固定模式噪声。但是，该复位分量ΔV的离散一般较小，而且因为复位电平是全部像素所共用的，第一次读出时的列信号线14的信号电压Vx基本是已知的。因而，在第一次复位分量ΔV读出时，通过调整倾斜波形的参考电压RAMP，能够缩短比较器110的比较期间。在现有例中，在7比特量的计数期间(128时钟)进行复位分量ΔV的比较。
在第二次读出时，对应附加到复位分量ΔV的每个单位像素101的入射光量的信号分量的读出通过与第一次读出相同的动作来进行。即，在从某选择行的单位像素101向列信号线104-1、104-2、…的第二次读出动作稳定后，通过从DAC108向比较器110施加倾斜波形的参考电压RAMP，在该比较器110中进行列信号线104-1、104-2、…的信号电压Vx与参考电压RAMP的比较动作。
在将参考电压RAMP施加到比较器110的同时，由计数器109来进行第二次的计数。从而，在第二次比较动作中，在参考电压RAMP和信号电压Vx变得相等时，反转比较器110的输出Vco的极性。接受该比较器110的反转输出，在存储器装置111中保持对应该比较器110的比较时间的计数器109的计数值N2。此时，第一次计数值N1和第二次计数值N2保持在存储器装置111内的不同位置。
上述一连串AD变换动作结束后，通过由列扫描电路112的列扫描，将在存储器装置111内所保持的第一次和第二次各个N比特的数字信号经由2N条水平输出线113提供给信号处理电路114，在该信号处理电路114内的减法电路(图中未示)中完成(第二次信号)-(第一次信号)的减法处理后输出到外部。此后，通过顺序地按每行反复相同动作生成二维图像。
如上说明，在ADC106中进行由比较器110将从选择行的单位像素101经由列信号线104-1、104-2、…获得的信号电压Vx与由DAC108所生成的参考电压RAMP相比较，响应该比较输出在存储器装置111中保持计数器109的计数值，从而进行将信号电压Vx变换为N比特数字信号的动作。
这里，比较器110一般考虑使用较为公知的差动放大器结构。在该差动放大器结构的比较器110中存在从差动放大器的二个输入端电压平衡的状态，在直接向二个输入端的一个施加信号电压Vx、向另一端施加参考电压RAMP来进行比较时，比较器110的输出在参考电压RAMP输入期间正常反转的情况，但有可能会完全不反转，或者在参考电压RAMP输入后马上进行反转。
发明内容
因此，本发明的目的是提供在使用差动放大器结构的比较器的AD变换动作中，在参考电压RAMP的输入期间能够确实地使比较输出反转的固体摄像装置、在该固体摄像装置中的AD变换方法以及摄像装置。
为完成上述目的，本发明采用以下结构固体摄像装置具有像素阵列部，将包括光电变换元件的单位像素行列状二维配置，同时，对该单位像素的行列状配置按每列布线列信号线；行扫描装置，按每行选择控制上述像素阵列部的各单位像素，在用具有复位二个输入端电位的复位装置，将从由上述行扫描装置所选择控制的行的单位像素经由上述列信号线施加到一个输入端的模拟信号与施加到另一个输入端的倾斜状的参考电压相比较的差动放大器结构的比较装置，将上述模拟信号变换为数字信号的AD变换中，在由上述复位装置复位动作后将上述另一个输入端的电压变更为规定电压；然后使上述参考信号倾斜状变化并测量上述比较装置从比较开始到比较结束的比较时间；根据该比较时间进行AD变换。
在上述结构的固体摄像装置中，在由复位装置进行复位动作后，将施加比较装置的参考信号的输入端电压暂时变更为规定电压，然后通过使参考信号倾斜状变化，即使在比较装置的二个输入端电压残留一些离散，由于被施加比较装置参考信号的输入端的电压必定比被施加模拟信号的输入端电压要高，因此在参考信号输入期间，即参考信号与模拟信号比较期间确实地反转比较装置的输出。
按照本发明，在使用差动放大器结构的比较器的AD变换动作中，因为在参考信号输入期间能够确实反转比较输出，能够确实地进行AD变换动作。
图1为示意根据本发明一种实施方式的列并列ADC搭载CMOS图像传感器结构的模块图。
图2为示意差动放大器结构的比较器电路例子的电路图。
图3为用于说明比较器电路动作的时序图。
图4为示意具有变更装置功能的DAC的具体结构例子的模块图。
图5为示意构成DAC的电流源阵列的单位电流源电路的结构例子的电路图。
图6为用于根据本实施方式的CMOS图像传感器电路动作说明的时序图。
图7为示意根据本发明摄像装置结构一例的模块图。
图8为示意根据现有例的列并列ADC搭载CMOS图像传感器结构的模块图。
图9为用于根据现有例CMOS图像传感器电路动作说明的时序图。
附图标记说明10…CMOS图像传感器；11…单位像素；12…像素阵列部；13…行扫描电路；14…列处理部；15…参考电压供给部；16…列扫描电路；17…水平输出线；18…时序控制电路；21-1～21-n…行控制线；22-1～22-m…列信号线；23-1～23-m…ADC(模数变换电路)；24…参考信号线；25…变更部；31…比较器；32…上/下计数器；33…传送开关；34…存储器装置。
具体实施例方式
以下，参考附图对本发明实施方式进行详细地说明。
图1为示意根据本发明一种实施方式的固体摄像装置，例如列并列ADC搭载CMOS图像传感器结构的模块图。
如图1所示，根据本实施方式的CMOS图像传感器10构成为除了行列状(矩阵状)多个二维配置包含光电变换元件的单位像素11的像素阵列部12，还具有行扫描电路13、列处理部14、参考电压供给部15、列扫描电路16、水平输出线17和时序控制电路18。
在该系统结构中，时序控制电路18根据主时钟MCK，以行扫描电路13、列处理部14、参考电压供给部15和列扫描电路16等动作为基准生成时钟信号或控制信号等，对行扫描电路13、列处理部14、参考电压供给部15和列扫描电路16等进行施加。
而且，在与像素阵列部12相同芯片(半导体基板)19上集成驱动控制像素阵列部12的各单位像素11的外围驱动系统或信号处理系统，即行扫描电路13、列处理部14、参考电压供给部15、列扫描电路16、水平输出线17和时序控制电路18等的外围电路。
这里省略单位像素11的图示，但除了光电变换元件(例如光电二极管)，例如还能够使用将由该光电变换元件光电变换得到的电荷传送到FD(浮置扩散)部的传送晶体管、控制该FD部电位的复位晶体管、输出对应FD部电位的信号的放大晶体管的三个晶体管来构成的，或者还具有用于进行像素选择的选择晶体管的四个晶体管来构成等。
在像素阵列部12中，仅m列n行二维配置单位像素11，同时对该m列n行像素排列按每行布线行控制线21(21-1～21-n)，按每列布线列信号线22(22-1～22-m)。每个行控制线21-1～21-n的一端连接到对应行扫描电路13各行的各输出端。行扫描电路13由移位寄存器或解码器构成，经由行控制线21-1～21-n进行像素阵列部12的行地址或行扫描的控制。
列处理部14例如具有在每像素阵列部12的像素列，即在每列信号线22-1～22-m上设置的ADC(模数变换电路)23-1～23-m，将从像素阵列部12的各单位像素11向每列输出的模拟信号变换为数字信号并输出。在本发明中特征在于这些ADC23-1～23-m的结构，在后对其进行详细描述。
参考电压供给部15随时间经过使电平阶梯状(倾斜状)变化(在本例中为下降)，作为生成所谓倾斜(RAMP)波形的参考电压RAMP的装置，例如具有DAC(数模变换电路)151。并且作为生成倾斜波形的参考电压RAMP的装置并不限于DAC151。
DAC151在由来自时序控制电路18所施加的控制信号CS1的控制下，根据从该时序控制电路18所施加的时钟CK来生成参考电压RAMP，经由参考信号线24提供给各列处理部15的ADC23-1～23-m。
这里，对于作为本发明特征的ADC23-1～23-m的结构进行具体说明。
并且，各ADC23-1～23-m构成为能够选择地进行对应以读出全部单位像素11的信息的逐行扫描方式的通常帧速率模式、和与通常帧速率模式时相比将单位像素11的曝光时间设定为1/N来将帧速率提高到例如2倍的N倍的高速帧速率模式的各动作模式的AD变换动作。
通常帧速率模式和高速帧速率模式的模式切换通过从时序控制电路18施加的控制信号CS2、CS3的控制来执行。而且，对于时序控制电路18，从外部的上游装置(图中未示)，施加用于切换通常帧速率模式和高速帧速率模式各动作模式的指示信息。
ADC23-1～23-m构成为完全相同，这里例举ADC23-m来进行说明。ADC23-m构成为具有比较器31、作为计数装置的诸如上/下计数器(图中记为U/DCNT)32、传送开关33和存储器装置34。
比较器31将对应从像素阵列部12的第n列各单位像素11所输出的信号的列信号线22-m的信号电压Vx与从参考电压供给部15提供的倾斜波形的参考电压RAMP相比较，例如在参考电压RAMP比信号电压Vx大时输出Vco为“H”电平，在参考电压RAMP在信号电压Vx以下时输出Vco为“L”电平。在后对于该比较器31的具体电路例子和动作例子的细节进行描述。
上/下计数器32是非同步计数器，在由从时序控制电路18所施加的控制信号CS2的控制下，从时序控制电路18与DAC151同时地施加时钟CK，通过与该时钟CK同步地进行下(DOWN)计数或上(UP)计数，从而测量从比较器31的比较动作开始到比较动作结束的比较时间。
具体地，在以通常帧速率模式，从一个单位像素单位11信号的读出动作中，通过在第一次读出动作时下计数来测量第一次读出时的比较时间，通过在第二次读出动作时进行上计数来测量第二次读出时的比较时间。
另一方面，在以高速帧速率模式原样保持对于某行单位像素11的计数结果时，接着对于下行的单位像素11，根据上次计数结果通过在第一次读出动作时进行下计数来测量第一次读出时的比较时间，通过在第二次读出动作时进行上计数来测量第二次读出的比较时间。
传送开关33在由时序控制电路18所施加的控制信号CS3的控制下，在以通常帧速率模式结束对某行单位像素11的上/下计数器32的计数动作的时刻成为开(闭合)状态，并将该上/下计数器32的计数结果传送到存储器装置34。
另一方面，在以例如N＝2的高速帧速率对某行单位像素11结束上/下计数器32的计数动作的时刻成为关(打开)状态，接着在结束对下行的单位像素11的上/下计数器32的计数动作的时刻成为开状态，将对于该上/下计数器32的垂直二像素量的计数结果传送到存储器装置34。
这样，从像素阵列部12的各单位像素11经由列信号线22-1～22-m提供给每列的模拟信号通过ADC23(23-1～23-m)中比较器31和上/下计数器32的各动作，变换为N比特数字信号并存储到存储器装置34(34-1～34-m)中。
列扫描电路16由移位寄存器等构成，进行列处理部14中的ADC23-1～23-m列地址或列扫描的控制。在该列扫描电路16的控制下，顺序地向水平输出线17读出由各ADC23-1～23-m所AD变换的N比特数字信号，经由该水平输出线17作为摄像数据输出。
并且，因为在本发明中并没有直接关联所以没有特别进行图示，但在上述构成要素以外还可以设置对经由水平输出线17所输出的摄像数据实施各种信号处理的电路等。
根据上述结构的本实施方式，在列并列ADC搭载的CMOS图像传感器10中，因为能够经由传送开关33选择性地向存储器装置34传送上/下计数器32的计数结果，因而能够独立控制上/下计数器32的计数动作、和该上/下计数器32的计数结果向水平输出线17的读出动作。
(比较器31的电路例子)图2为示意比较器31具体电路结构一例的电路图。根据本例比较器31由以差动放大器310为基本构成的差动比较器。
在图2中，差动放大器310由共同连接电源的Nch.的输入晶体管对311、312；连接到这些晶体管对311、312的各漏极和电源VDD间、共同连接到栅极的Pch.的晶体管对313、314；连接到输入晶体管对311、312的电源共同连接节点和地之间所连接的Nch.的电源流晶体管315构成。
在该差动放大器310中在输入晶体管对311、312的各栅极和漏极之间分别连接Pch.的晶体管316、317。这些晶体管316、317通过向各栅极施加Low活性的复位电平PSET成为开状态，短路输入晶体管对311、312的各栅极和漏极，作为复位这些晶体管对311、312的各栅极电压，即比较器31的二个输入端电压的复位装置的功能。
在输入晶体管对311、312的各栅极上分别连接用于切断DC电平的各个电容318、319一端。电容318的另一端连接到传送从像素阵列部12的各单位像素11所输出的模拟信号Vx的列信号线22(22-1～22-m)上。电容319的另一端连接到传送由DAC151所生成的参考电压RAMP的参考信号线24上。
(比较器31的动作例)下面，使用图3的时序图对于上述结构的比较器31电路动作进行说明。
从单位像素11向列信号线22读出后述的复位分量，从DAC151向参考信号线24施加任意电压VS1，在列信号线22和参考信号线24的电位稳定后，在比较开始之前通过激活复位脉冲PSET(低活性)后，使晶体管316、317成为导通状态来短路晶体管对311、312的各栅极和漏极，将这些输入晶体管对311、312的动作点复位为漏极电压。
在该被决定动作点，几乎消除差动放大器310的二个输入端电压，即输入晶体管对311、312的各栅极电压的偏移分量(模拟信号Vx和参考电压RAMP的DC偏移，以及输入晶体管对311、312的阈值离散引起的偏移)(以下该动作称为自动归零)。也就是说，差动放大器310的二个输入端电压几乎相同。通过这样自动归零，能够缩短此后模拟信号Vx和参考电压RAMP的比较时间。
但是，自动归零时自动归零时间较短等情况，应考虑在差动放大器310的二个输入端电压中残留了一些离散。从而，在根据任意的电压VS1向比较器31原样输入参考电压RAMP来将其与模拟信号Vx进行比较时，存在比较器31输出Vco在参考电压RAMP输入时正常地反转的情况，但却完全不反转，或者是在参考电压RAMP输入后马上反转的可能。而且，即使在完全取消偏移的情况，根据任意电压VS1来输入原样参考电压RAMP来将其与模拟信号Vx进行比较时，也会存在比较器31的输出Vco完全不反转，或者是在参考电压RAMP输入后马上进行反转。
因此，在本实施方式中，例如可采用追加变更参考信号线24电位的变更部25，采用通过该变更部25的作用，在自动归零后，即通过作为复位装置的晶体管316、317的复位动作后，将施加参考信号线24的电位，即比较器31的参考电压RAMP的输入端电压从任意电压VS1变更为比其更高的电压VS2(VS2＞VS1)的结构。
变更部25例如可通过连接到施加电压VS2的电压线251和参考信号线24之间如Nch.晶体管252来构成。该晶体管252在自动归零后，即消除复位脉冲PSET后，通过向栅极施加由时序控制电路15生成的High激活的控制脉冲CS4来成为导通状态，向参考信号线24施加电压VS2。
这样，在自动归零后，即在由晶体管316、317的复位动作后，将施加比较器31的参考电压RAMP的输入端电压暂时从电压VS1变更为电压VS2，通过在此后阶梯状地使参考电压RAMP变化，在自动归零时间较短等情况中，即使在差动放大器310的二个输入端残留一些离散，因为施加比较器31的参考电压RAMP的输入端电压必定比施加模拟信号Vx的输入端电压较高，所以在参考电压RAMP输入中，即参考电压RAMP和模拟信号Vx的比较期间中确实地反转比较器31的输出Vco。也就是说，没有比较器31的输出Vco完全不反转或者是在参考电压RAMP输入后马上反转的情况。
这里，对于电压VS2，在与电压VS1相比电压值较大的情况下，不增长设定参考电压RAMP和模拟信号Vx的比较期间本身则不反转比较器31的输出Vco。因此，对于电压VS2，将自动归零的离散，即补偿由晶体管316、317复位动作后差动放大器310的二个输入端电压差程度的电压值一般可以设定为从数mV到数十mV以下。
并且，在本例中，设置由连接到电压线251和参考信号线24间的Nch.晶体管252构成的变更部25，通过该变更部25的作用，将施加比较器31的参考电压RAMP的输入端电压变更为规定电压VS2，但其仅仅是一例，作为将施加比较器31的参考电压RAMP的输入端电压变更为规定电压VS2的变更装置并不局限于由晶体管252构成的变更部25。
作为变更装置的其它例，例如可以考虑产生参考电压RAMP的DAC151本身。在该DAC151中，由于不根据任意电压VS1原样产生参考电压RAMP，在产生任意电压VS1后，暂时产生规定电压VS2，然后通过产生倾斜波形参考电压RAMP，能够将施加于比较器31的参考电压RAMP的输入端电压变更为规定电压VS2。
以下，举具体例对于具有变更装置功能的DAC151进行说明。图4为示意具有变更装置功能的DAC151的具体结构例的模块图。
如图4所示，根据本例的DAC151构成为具有倾斜用电流源阵列41、顺序选择电路42、偏移用电流源阵列43、偏移选择电路44和电阻45。电阻45连接在电路输入端子46和电路输出端子47之间。向电路输入端子46施加特定的基准电压VREF。
倾斜用电流源阵列41例如构成为将图5所示结构的单位电流源电路50配置为阵列状。单位电流源电路50由共同连接到源极的例如Nch.开关晶体管对51、52；连接到这些开关晶体管对51、52的源极共用连接节点和地之间的电流源晶体管53构成。偏移用电流源阵列43也与倾斜用电流源阵列41相同，构成为阵列状配置单位电流源电路50。
在上述结构的DAC151中，单位电流源电路50的控制脉冲或者其反转脉冲XS为激活的，通过导通开关晶体管51或52，电流流入电阻45一端，改变从电路输出端子47所输出的参考电压RAMP。根据由顺序选择电路42的顺序选择，通过缓缓增加流入到电阻45的电路输出端子47侧的电流这样来顺序地导通单位电流源电路50的开关晶体管对的一个(51或52)，生成倾斜波形(阶梯状波形)的参考电压RAMP。
而且，在生成参考电压RAMP前，与该参考电压RAMP的生成完全相同，通过控制单位电流源电路50开关晶体管对51、52，能够生成作为偏移的规定电压VS2。通过对应能够从外部任意设定的偏移量所决定的偏移选择电路44的输出，进行流入到电阻45的电路输入端子46侧的任意单位电流源电路50的电流的控制，从电路输出端子47输出任意电压(偏移)VS2。
另外作为变更装置，不用说也可以为其它的能够将施加比较器31的参考电压RAMP的输入端电压从任意电压VS 1暂时变更为规定电压VS2的其它构成也是可以的，并不限于上述两例。
下面，对于上述结构的CMOS图像传感器10的整体动作，使用图6的时序图进行说明。
这里，对于单位像素11的具体动作省略说明，但如众所周知，在单位像素11内进行复位动作和传送动作，将在复位动作中被复位到特定电位时的FD部的电位作为复位分量从单位像素11输出到列信号线22-1～22-m，在传送动作中将由光电变换元件光电变换的电荷被传送时的FD部的电位作为信号分量从单位像素11输出到列信号线22-1～22-m。
首先，由DAC151设定任意的电压VS1。从而，由行扫描电路13通过行扫描选择某行i，在从该选择行i的单位像素11向列信号线22-1～22-m的第一次读出动作稳定后，通过复位脉冲PSET复位比较器31，此后例如由变更部25将施加ADC23-1～23-m的各比较器31的参考电压RAMP的输入端的电压从任意电压VS1变更为规定电压VS2，然后从DAC151向各比较器31施加倾斜波形的参考电压RAMP，在各比较器31中进行列信号线22-1～22-m的各信号电压(模拟信号)Vx和参考电压RAMP的比较动作。
在将参考电压RAMP施加到比较器31的同时，通过从时序控制电路18向上/下计数器32施加时钟CK，由该上/下计数器32通过下计数动作测量一次读出动作时比较器31中的比较时间。从而，在参考电压RAMP和列信号线22-1～22-m的信号电压Vx变得相等时将比较器31的输出Vco从“H”电平反转为“L”电平。接受该比较器31的输出Vco的极性反转，上/下计数器32停止下计数动作并保持对应比较器31中第一次比较期间的计数值。
在该第一次读出动作中，如前所述，读出单位像素11的复位分量ΔV。在该复位分量ΔV内，每单位像素11内包含作为偏移的离散固定模式噪音。但是，因为该复位分量ΔV的离散一般较小，而且复位分量电平是全部像素共用的，列信号线22-11～22-m的信号电压V x基本上是已知的。从而，在第一次复位分量ΔV读出时，通过调整参考电压RAMP，能够缩短比较时间。在本实施方式中，在7比特量的计数期间(128时钟)中进行复位分量ΔV的比较。
在第二次读出动作中，附加到复位分量ΔV，通过与一次复位分量ΔV读出动作相同动作来读出对应每单位像素11入射光量的信号分量Vsig。也就是说，从选择行i的单位像素11向列信号线22-1～22-m的第二次读出稳定后，通过从DAC151向ADC23-1～23-m的各比较器31施加参考电压RAMP，在比较器31中进行列信号线22-1～22-m的各信号电压Vx和参考电压RAMP的比较动作的同时，在该比较器31的第二次比较时间通过在上/下计数器32中与第一次相反的上计数动作来测量。
这样，通过上/下计数器32的计数动作第一次时为下计数动作，第二次时为上计数动作，在该上/下计数器32内自动地进行(第二次比较时间)-(第一次比较时间)的减法处理。从而，在参考电压RAMP和列信号线22-1～22-m的信号电压V x变得相等时反转比较器31输出Vco的极性，接受该极性反转停止上/下计数器32的计数动作。其结果是在上/下计数器32中保持对应(第二次比较时间)-(第一次比较时间)的减法处理结果的计数值。
(第二次比较时间)-(第一次比较时间)＝(信号分量Vsig+复位分量ΔV+ADC23的偏移分量)-(复位分量ΔV+ADC23的偏移分量)＝(信号分量Vsig)，通过以上二次读出动作和上/下计数器32中的减法处理，除了包含每单位像素11的离散的复位分量ΔV，因为还除去每ADC23(23-1～23-m)的偏移分量，能够仅仅取出对应每单位像素11入射光量的信号分量Vsig。这里，除去包含每单位像素11离散的复位分量ΔV的处理为所谓CDS(Correlated Double Sampling；相关二重抽样)处理。
在第二次读出时，由于读出对应入射光量的信号分量Vsig，为了在较大范围内判定光量大小必需较大地变化参考电压RAMP。因此，在根据本实施方式的CMOS图像传感器10中，在10比特量的计数期间(1024时钟)内进行比较信号分量Vsig的读出。在该情况，第一次和第二次比较比特数不同，但通过在第一次和第二次使参考电压RAMP的倾斜波形倾斜度相同，因为能够使AD变换精度相等，得到的由上/下计数器32的(第二次比较时间)-(第一次比较时间)的减法处理结果为正确减法结果。
上述一连串AD变换动作结束后，在上/下计数器32中保持N比特的数字值。从而，在列处理部14的各ADC23-1～23-m中所AD变换的N比特数字值(数字信号)通过由列扫描电路16的列扫描经由N比特宽度的水平输出线17顺序向外部输出。此后，通过在每行顺序反复相同动作来生成二维图像。
如上所说明的，在列并列ADC搭载的CMOS图像传感器10中，自动归零后，即通过作为复位装置的晶体管316、317的复位动作后，将施加比较器31的参考电压RAMP的输入端电压暂时从电压VS1变更为电压VS2，然后通过使参考电压RAMP阶梯状(倾斜状)地变化，不管通过复位脉冲PSET使比较器31成为复位状态，在参考电压RAMP输入中，即参考电压RAMP和模拟信号Vx比较期间中都确实地反转比较器31的输出Vco。
即，在归零期间较短等情况时，即使在差动放大器310的二个输入端电压残留一些离散，由于施加比较器31的参考电压RAMP的输入端电压必定变得比施加模拟信号Vx的输入端电压要高，因此在参考电压RAMP和模拟信号Vx的比较期间确实地反转比较器31的输出Vco。其结果是能够确实地进行AD变换动作。从而，通过由上/下计数器32测量比较器31从比较开始到比较结束的比较时间，根据该比较时间能够将信号电压(模拟信号)Vx变换为数字信号。
而且，因为在根据本实施方式的列并列ADC搭载的CMOS图像传感器10中，各个ADC23-1～23-m具有存储器装置34，对于第i行的单位像素11向存储器装置34传送AD变换后的数字值，能够从水平输出线17向外部输出，同时，对第i+1行单位像素11并行地执行读出动作和上/下计数器动作。
但是，各ADC23-1～23-m具有存储器装置34并不是必要条件。也就是，即使对各ADC23-1～23-m不具有存储器装置34的结构的CMOS图像传感器，也能够与根据上述实施方式的列并列ADC搭载CMOS图像传感器10同样适用本发明。
根据上述实施方式的列并列ADC搭载的COMS图像传感器10最好在视频摄像机或数字静像摄像机、还有到便携电话等移动设备的照相机模块等摄像装置中作为其摄像装置来使用。
图7为示意根据本发明摄像装置结构的一例的模块图。如图7所示，根据本例的摄像装置由包含镜头61的光学系统、摄像装置62、照相机信号处理电路63和系统控制器64等构成。
镜头61将来自被摄体的像光成像到摄像装置62的摄像面上。摄像装置62以像素单位将由镜头61在摄像面上成像的像光变换为电信号并输出所获得的图像信号。作为该摄像装置62可使用根据上述实施方式的列并列ADC搭载的CMOS图像传感器10。
照相机信号处理部63对从摄像装置62所输出的图像信号进行各种信号处理。系统控制器64对摄像装置62或照相机信号处理部63进行控制。特别地，摄像装置62的列并列ADC如果能够对应读出全部像素信息的逐行扫描方式的通常帧速率模式；以及与通常帧速率模式时相比，将像素的曝光时间设定为1/N而将帧速率提高N倍的高速帧速率模式的各动作模式进行AD变换动作，则对应来自外部的指令进行动作模式的切换控制等。
权利要求
1.一种固体摄像装置，具有像素阵列部，将包括光电变换元件的单位像素行列状二维配置，同时，对该单位像素的行列状配置按每列布线列信号线；行扫描装置，按每行选择控制上述像素阵列部的各单位像素；以及模数变换装置，将从由上述行扫描装置所选择控制的行的单位像素经由上述列信号线所输出的模拟信号与倾斜状的参考信号相比较，根据该比较时间将上述模拟信号变换为数字信号，其特征在于上述模数变换装置具有差动放大器结构的比较装置，具有复位二个输入端电位的复位装置，比较施加到一个输入端的上述模拟信号和施加到另一个输入端的上述参考电压；测量装置，测量从上述比较装置比较开始到比较结束的比较时间；以及变更装置，在上述复位装置复位动作后将上述另一个输入端的电压变更为规定电压。
2.权利要求1所述的固体摄像装置，其特征在于上述规定电压设置为补偿在上述复位装置复位动作后上述二个输入端的电压差的电压值。
3.一种固体摄像装置中的模数变换方法，该固体摄像装置具有像素阵列部，将包括光电变换元件的单位像素行列状二维配置，同时，对该单位像素的行列状配置按每列布线列信号线；行扫描装置，按每行选择控制上述像素阵列部的各单位像素，用具有复位二个输入端电位的复位装置，将从由上述行扫描装置所选择控制的行的单位像素经由上述列信号线施加到一个输入端的模拟信号与施加到另一个输入端的倾斜状的参考电压相比较的差动放大器结构的比较装置，将上述模拟信号变换为数字信号，其特征在于在上述复位装置的复位动作后将上述另一个输入端的电压变更为规定电压；然后使上述参考信号倾斜状变化并测量上述比较装置从比较开始到比较结束的比较时间；根据该比较时间将上述模拟信号变换为数字信号。
4.一种摄像装置，具有固体摄像装置；使来自被摄体的像光成像在上述固体摄像装置的摄像面上的光学系统，其特征在于上述固体摄像装置，具有像素阵列部，将包括光电变换元件的单位像素行列状二维配置，同时，对该单位像素的行列状配置按每列布线列信号线；行扫描装置，按每行选择控制上述像素阵列部的各单位像素；以及模数变换装置，将从由上述行扫描装置所选择控制的行的单位像素经由上述列信号线所输出的模拟信号与倾斜状的参考信号相比较，根据该比较时间将上述模拟信号变换为数字信号，上述模数变换装置具有差动放大器结构的比较装置，具有复位二个输入端电位的复位装置，比较施加到一个输入端的上述模拟信号和施加到另一个输入端的上述参考电压；测量装置，测量从上述比较装置比较开始到比较结束的比较时间；以及变更装置，在上述复位装置的复位动作后将上述另一个输入端的电压变更为规定电压。
5.一种固体摄像装置，具有包含被二维配置的多个像素的像素阵列部；以及比较从被上述像素阵列部选择的行的像素输出的模拟信号和参考信号的比较部，在输入上述比较部的上述参考信号的输入端其电位被复位后，被变更为规定电位。
全文摘要
在差动放大器结构的比较器中，从差动放大器的二个输入端电压平衡的状态，向二个输入端的一个直接施加信号电压Vx、向另一个直接施加参考电压RAMP来进行比较时，比较器输出有可能完全不反转，或者是在输入参考电压RAMP后马上反转。在由复位装置复位动作(归零)后，将施加比较器(31)的参考电压RAMP的输入端电压暂时从电压VS1变更为电压VS2，然后使参考电压RAMP阶梯状(倾斜状)地变化，在参考电压RAMP输入期间，即在参考电压RAMP和模拟信号Vx的比较期间确实地反转比较器(31)的输出Vco。
文档编号H04N5/335GK1921573SQ20061015346
公开日2007年2月28日 申请日期2006年6月2日 优先权日2005年6月2日
发明者村松良德, 福岛范之, 新田嘉一, 安井幸弘 申请人:索尼株式会社