专利名称：接收芯片电路与通信系统的制作方法
技术领域：
本发明涉及通信技术，尤其是一种接收芯片电路与通信系统。
背景技术：
在通信系统中，对于大型的工作芯片来说，通常需要借助于外界提供的
至少一个通信系统时钟，也即工作时钟，来进行工作。随着通信技术的进 步与对通信需求的逐步提高，工作芯片对工作时钟的性能要求也越来越高。 在工作时钟的性能参数中， 一个很重要的参数就是时钟信号的上升时间。其 中，信号的上升时间是指信号在低电平到高电平转换的过程中所需要的时间。 目前，业界一般是用高电平与低电平之差值的20%到80%或者10%到90%之 间的转换时间，来定义信号的上升时间。例如 一个信号的高电平是1V,低 电平是0V，则定义信号的上升时间为信号从0.2V到0.8V的转换时间，或者 信号从0.1V到0.9V的转换时间。对于通信系统中的大多数工作芯片来说， 要求时钟信号的上升时间必须小于一个特定值，也即时钟信号的上升速率 必须大于另一个特定值，才能保证工作芯片正常工作。
目前，工作芯片输入端的时钟信号不能满足通信系统芯片要求的原因主 要有以下两个
一是所采用的时钟芯片输出信号的上升时间本来就达不到通信系统中工 作芯片的要求。这种情况下，通常需要选用一种质量较好的时钟芯片，但这 种芯片的价格更高，增加了通信系统成本。
二是时钟芯片输出信号的上升时间能满足通信系统工作芯片的要求，但 是，由于长距离的传输线衰减，使得时钟信号的上升速度退化。其中的传输 线可以理解为印制电路板(print circuit board,以下简称PCB )上的电气连
4接线。信号在传输线上传输有两个损耗第一是趋肤效应损耗，即由于高 速信号的电流只分布在传输线的边沿部分而损耗的能量。第二是介质损耗， 即信号在传输线上传输的时候，有一部分能量会进入介质层，引起介质发 热而损耗的能量。传输线越长，损耗越多，信号的上升速度退化也越多。
为避免长距离的传输线衰减导致时钟信号的上升速度退化，常用的方法 就是尽可能的使时钟芯片靠近通信系统的接收芯片，也即工作芯片。如图 1所示，为时钟芯片与通信系统中接收该时钟芯片输出的时钟信号的接收芯 片的一个连接原理示意图。大多数情况下，时钟芯片输出多路时钟信号到不 同的接收芯片，而这些接收芯片位于PCB上不同的位置，而且距离不可能靠 的很近。因此，时钟芯片最多只能靠近一个或者两个接收芯片放置，无法靠 近每个接收芯片放置。因此，时钟芯片输出到远处芯片的时钟信号也会出现 信号上升速率的退化。为避免这种情况，现有技术中采用更多的时钟芯片， 使得这些时钟芯片分别靠近接收芯片。这就增加了通信系统的成本与产品结 构的复杂性，并且增加了通信系统产品的设计难度。
发明内容
本发明实施例的目的是提供一种接收芯片电路与通信系统，以有效提 高时钟信号的上升速率，降低时钟信号的上升时间，满足工作芯片的输入要 求，保证工作芯片的稳定工作。
为实现上述目的，本发明实施例提供的一种接收芯片电路，包括M个接 收芯片，所述M个接收芯片中N个接收芯片的输入端分别设置有一个调节电 路，用于将输入所述N个接收芯片的输入端的时钟信号在选择频段内的能量 增益到预设值，其中，N为大于零的整数，M》N。
本发明实施例提供的一种通信系统，包括印制电路板PCB，所述PCB上 设置有接收芯片电路和时钟芯片，所述接收芯片电路包括M个接收芯片，所 述时钟芯片通过传输线向所述M个接收芯片提供时钟信号，所述M个接芯片中N个接收芯片的输入端分别设置有一个调节电路，用于将输入所述N 个接收芯片的输入端的时钟信号在选择频段内的能量增益到预设值，其中， N为大于零的整数，M》N。
本发明实施例提供的接收芯片电路与通信系统，可以在接收芯片的输入 端分别设置一个调节电路，将输入该接收芯片的输入端的时钟信号在选择频 段内的能量增益到预设值，从而有效提高时钟信号的上升速率，降低时钟信 号的上升时间，满足工作芯片的输入要求，保证工作芯片的稳定工作。由于 调节电路的成本低于更换质量较好的时钟芯片所需的成本，与现有技术相比， 还可以在获取相同时钟信号的上升时间的情况下，降低通信系统的成本。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为时钟芯片与通信系统中接收该时钟芯片输出的时钟信号的接收芯 片的一个连接原理示意图2为现有技术通信系统的仿真原理示意图； 图3为图2所示通信系统的仿真结果示意图； 图4为本发明接收芯片电路一个实施例的结构示意图； 图5为本发明接收芯片电路另一个实施例的结构示意图； 图6为本发明接收芯片电路又一个实施例的结构示意图； 图7为本发明调节电路一个实施例的结构示意图； 图8为本发明通信系统一个实施例的结构示意图； 图9为本发明通信系统另一个实施例的结构示意图； 图IO为本发明通信系统又一个实施例的结构示意图； 图11为本发明通信系统的一个仿真原理示意图； 图12为图11所示通信系统的一个仿真结果示意图； 图13为图11所示通信系统的另一个仿真结果示意图；图14为图11所示通信系统的又一个仿真结果示意图15为接收芯片输入端未设置调节电路时时钟信号的一个波形图16为接收芯片输入端设置调节电路后时钟信号的一个波形图。
具体实施例方式
理想的时钟信号是由奇次正弦波组成的。例如 一个1MHz的理想时钟
信号，可以分解为l倍频，3倍频，5倍频，7倍频，9倍频.......等无穷多
倍频的正弦信号。其中，l倍频也称为基频，3倍频也称为3次频，5倍频也 称为5次频，……，依次类推。对于理想的时钟信号来说，其能量主要集中 在1次、3次与5次谐波信号上，越高次的谐波能量越小。而这些谐波在传 输线上传输的时候能量只会损耗不会增加，越高次的谐波能量损耗越大。
目前，传输线的阻抗为50欧姆时，是可制造性和性能的一个比较好的平 衡点。如图2所示。为现有技术通信系统的仿真原理示意图。其中，正弦信 号源模拟时钟芯片输出的时钟信号，传输线的电阻为50欧姆，长度为15cm, 也即6000mil，线宽为6mil。模拟匹配电阻表示时钟芯片输出端的电阻，靠 近时钟信号的发送端，大小为50欧姆。末端则使用一个1M欧姆的电阻来模 拟时钟信号的接收芯片。 一个时钟信号上升沿较緩、上升时间过长的主要原 因是时钟信号各个频率分量的能量不够，其有可能是时钟芯片本身输出的时 钟信号能量就不够，也有可能因为时钟芯片输出时钟信号的能量较为临界， 但是经过传输线的损耗以后，各个频率分量的能量降低了。读取正弦信号源 输出端的电压作为时钟信号的输入电压Vin,读取"l妻收芯片输入端的电压作 为接收电压Vout，用读取到的接收电压Vout比上读取到的输入电压Vin,并 对比值Vout / Vin进行20倍的以10为底的对数运算，也即201g( Vout / Vin )， 并进行仿真，得到图2所示通信系统的仿真结果示意图，如图3所示。由图 3可以看到，时钟信号的所有的频率分量都发生了不同程度的衰减。如果时 钟芯片输出端输出的时钟信号各个频率分量的能量不足够强的话，到达接收端便无法满足接收芯片的输入要求。
本发明实施例选择需要的时钟信号中的频段，该频段也称为选择频段， 通过在接收芯片输入端设置调节电路，对输入接收芯片的时钟信号的选择频 段能量进行增益，是该选择频段内的能量进行放大，从而加速时钟信号的上 升速率，降低时钟信号的上升时间，满足工作芯片的输入要求，保证工作芯
片的稳定工作。本发明的以下各实施例中，以时钟信号从0.2V到0.8V的转 换时间作为时钟信号的上升时间为例进行说明，其结果对以其它方式定义的 时钟信号的上升时间仍然适用。
如图4所示，为本发明接收芯片电路的一个实施例的结构示意图。该实 施例的接收芯片电路包括M个接收芯片，该M个接收芯片中N个接收芯片 的输入端分别设置有一个调节电路，用于将输入N个接收芯片的输入端的时 钟信号在选择频段内的能量增益到预设值。其中，N为大于零的整数，M》N。
如图5所示，为本发明接收芯片电路的另一个实施例的结构示意图。该 实施例仅示出了一个接收芯片及其调节电路，对于其它接收芯片与调节电路 采用相同设置。与图4所示的实施例相比，该实施例中的调节电路包括电感 L，该电感L的输入端通过传输线与时钟芯片的输出端连接，该电感L的输 出端与N个接收芯片中相应接收芯片的输入端连接。
假设经过电感L之前，时钟信号的电压值为Vi，经过电感L与设置该电 感L的接收芯片的输入电容C之后，输出的时钟信号的电压值为Vo,则在 不考虑相位的情况下，由电感L带来的频段增益gain为
1 1
-;-;-.
.T/ /『j"丄C #
gam = Ko / h = < ，
取201g(gain),若要通过该包含电感L的调节电路取得正向增益，只 要0<6><_^，也就是说，0<ZC<~^。其中，丄为电感的电感值，C为设置该电感的接收芯片的输入电容值，该C值在接收芯片选定的情况下已知，w为 选择频段的最大频率。由此可知，在频段0<^<4内，通过上述包含电感L
的调节电路可以取得正向增益。由于接收芯片的输入电容值c一定，通过选
择电感L的电感值，可以得到所需要得到正向增益的频段。
如图6所示，为本发明接收芯片电路的又一个实施例的结构示意图。该 实施例仅示出了一个接收芯片及其调节电路，对于其它接收芯片与调节电路 采用相同设置。与图5所示的实施例相比，该实施例中的调节电路除了包括 电感L夕卜，还包括电容C"。该电容C"的一端与电感L输出端连接，该电容C" 的另一端接地。需要说明的是，由于很多器件本身就有一定的输入电容，因 此，在调节电路中，电容并不是必需的。电感的值可以根据需要来变化。如 图7所示，为本发明调节电路一个实施例的结构示意图。参考图5中的计算 方法，若要通过该包含电感L与电容C"的调节电路取得正向增益，只要
0<w<"^，也就是说，0<丄07'<^。其中，丄为电感的电感值，C为设置
图7所示调节电路的接收芯片的输入电容值，C'为电容与输入端设置该电容 的接收芯片的输入电容的总电容值，满足+ = | + + 。其中，C值在接收芯片
选定的情况下已知，w为选择频段的最大频率。由此可知，在频段0< <. ^
内，通过上述调节电路可以取得正向增益。由于接收芯片的输入电容值c一
定，通过选择电感L的电感值与电容C"的电容值，可以得到所需要得到正向 增益的频段。
在上述各实施例的接收芯片电路中，可以不在每个接收芯片的输入端都 设置调节电路，也即N<M,而只在输入的时钟信号的上升时间大于预设上 升时间的N个接收芯片的输入端设置调节电路。作为一个实施例，预设上升 时间具体可以为lns。另外，也可以在每个接收芯片的输入端都分别设置一个 调节电路，也即M=N,其中，电感L为电感值可调的可调电感，和/或电容c"为电容值可调的可调电容。
按照本发明实施例，设置调节电路时，调节电路与该调节电路连接的接 收芯片的输入端之间的距离越小越好，最好小于产生分布式效应的距离。具
体地，根据图5所示的实施例，调节电路不包括电容时，电感的输出端与该
电感连接的接收芯片的输入端之间的距离最好小于丄.vf。根据图6所示的实
6
施例，调节电路包括电容时，电感与电容的连接点与该电容连接的接收芯片
的输入端之间的距离最好小于丄.v.f。其中，v为时钟信号在传输线上的传输
6
速度，f为时钟信号的上升时间。调节电路与接收芯片输入端之间的距离越小， 分布式效应就越不明显。如果时钟信号的上升时间是lns,并假设信号在传输 线上传输的速度是6000mil/ns其中，40mil=lmm，那么，只要调节电路与接 收芯片输入端之间的距离小于时钟信号在1/6信号上升时间内传输的距离， 也就是小于1000mil，就可以认为时钟信号在调节电路与接收芯片之间不会产 生分布式岁丈应。
本发明实施例提供的一种通信系统包括PCB，该PCB上设置有接收芯片 电路和时钟芯片。其中的接收芯片电路可以采用本发明上述实施例提供的任 意一个接收芯片电路。如图8所示，为本发明通信系统一个实施例的结构示 意图。该实施例中，接收芯片电路包括M个接收芯片，时钟芯片通过传输线 向M个接收芯片提供时钟信号，M个接收芯片中N个接收芯片的输入端分 别设置有一个调节电路，用于将输入N个接收芯片的输入端的时钟信号在选 择频段内的能量增益到预设值，其中，N为大于零的整数，M^N。
如图9所示，为本发明通信系统另一个实施例的结构示意图，该实施例 的通信系统具体采用图5所示实施例的接收芯片电路。具体地，该实施例中 的调节电路包括电感L，该电感L的输入端通过传输线与时钟芯片的输出端 连接，该电感L的输出端与N个接收芯片中相应接收芯片的输入端连接。在频段0< <，内，通过上述包含电感L的调节电路可以取得正向增益。由
于接收芯片的输入电容值C一定，通过选择电感L的电感值，可以得到所需 要得到正向增益的频段。
如图IO所示，为本发明通信系统又一个实施例的结构示意图，该实施例 的通信系统具体采用图6所示实施例的接收芯片电路。具体地，该实施例中 的调节电路包括电感L与电容C"。该电容C"的一端与电感L输出端连接，
该电容C"的另一端接地。在频段0< <^=内，通过上述调节电路可以取得
正向增益。由于接收芯片的输入电容值C一定，通过选择电感L的电感值与 电容C"的电容值，可以得到所需要得到正向增益的频段。
与上述各实施例的接收芯片电路相似，上述各实施例的通信系统也可以 不在每个接收芯片的输入端都设置调节电路，即N<M,而只在输入的时钟
作为一个实施例，预设上升时间具体可以为lns。或者，也可以在每个接收芯 片的输入端都分别设置一个调节电路，也即M=N,其中，电感L为电感值 可调的可调电感，和/或电容C"为电容值可调的可调电容。
同样，本发明各实施例的通信系统中，调节电路与该调节电路连接的接 收芯片的输入端之间的距离越小越好，最好小于产生分布式效应的距离。具 体地，根据图9所示的实施例，调节电路不包括电容时，电感的输出端与该
电感连接的接收芯片的输入端之间的距离最好小于备.v々。根据图10所示的
6
实施例，调节电路包括电容时，电感与电容的连接点与该电容连接的接收芯
片的输入端之间的距离最好小于;.v.L
6
实际应用中，由于无法根据时钟信号的频语分量准确的判断出时钟信号的 变化方向，因此，是否需要在接收芯片的输入端设置调节电路，可以根据输入
接收芯片的输入端的时钟信号的上升时间大于预i殳上升时间来确定，若输入接收芯片的输入端的时钟信号的上升时间大于预_没上升时间，或"t妻近预设上升时 间，则认为需要设置调节电路。具体地，可以先不设置本发明实施例所述的调
节电路，通过接收芯片的仿真模型对PCB上的数字信号传输线进行一个基本的 仿真，如果仿真波形的上升时间比较临界，例如接收芯片要求信号的上升时 间为lns，而仿真结果是900多ps,那么，实际应用中可能由于一些误差而使 得实际的上升时间超过lnS。这时可以设置本发明实施例所述的调节电路。
另外，也可以在每一个接收芯片的输入端都设置一个调节电路，如果实 际应用中不需要该调节电路，在生产PCB时，可以不焊接电容，电感的位置 用 一个相同封装的零欧姆电阻代替。调节电路中可以采用电感值可调整的电 感，若调节电路还包括电容，则还可以进一步选择电容值可调整的电容，这 样，就可以选择不同值的电感与电容来增益所需要的时钟信号频段。
关于在需要设置调节电路时，如何确定调节电路中的电感值与电容值， 可以通过数字信号的仿真确定。例如首先根据时钟信号的频率进行仿真， 假如时钟信号的频率是lOOMHz,因为一般的数字信号在5倍频以后能量就 很少了，那么先仿真电感值与电容值，使得增益曲线在5倍频也就是500MHz 以内的频段有一个正向的增益。由于一般的接收芯片都有2到3pF的输入电 容，进行数字信号波形仿真时，可以先不添加电容，添加一个30nH的电感， 查看波形是否满足要求，然后在逐渐的增大或者减小电感，或进一步添加电 容。通过调整电感与电容的大小，以获得一个合适的波形。如图ll所示，为 本发明通信系统的一个仿真原理示意图。其中，正弦信号源模拟时钟芯片输 出的时钟信号，传输线的电阻为50欧姆，长度为15cm，也即6000mil，线 宽为5mil。模拟匹配电阻表示时钟芯片输出端的电阻，靠近时钟信号的发送 端，大小为50欧姆。末端则使用一个1M欧姆的电阻来模拟时钟信号的接收 芯片。图12为图11所示通信系统的一个仿真结果示意图，该仿真结果基于 设置了一个30nH的电感和5pF的电容组成的调节电路得出，由图12可知， 该调节电路可以使得大约500MHz以内的频段有正向增益。
12图13为图11所示通信系统的另一个仿真结果示意图。该仿真结果基于 设置了一个15nH的电感和一个3pF的电容组成的调节电路得出，接收芯片 接收到的时钟信号在800多MHz以内的频段都有一个大于0的正向增益。该 增益有助于提高这个频段内的时钟频率分量的能量，有助于提高时钟信号的 上升时间。
图14为图11所示通信系统的又一个仿真结果示意图。该仿真结果基于 设置了一个50nH的电感和8pF的电容组成的调节电路得出，该调节电路可 以使得时钟信号在大约300MHz以内的频率分量得到正向增益。
本发明实施例可以在接收芯片的输入端分别设置一个调节电路,通过调整 调整电路中的电感值与电容值，有效提高时钟信号在选择频段内的上升时间， 从而满足工作芯片的输入要求，保证工作芯片的稳定工作。如图15所示，为 接收芯片输入端未设置调节电路时时钟信号的一个波形图，该波形图为一个电 压为3.3V、频段为lOOMHz的时钟信号的原始波形。根据图15,时钟信号从 20%到80%的上升时间大约是1.25ns。如图16所示，为接收芯片输入端设置 调节电^各后时钟信号的一个波形图。将该时钟信号通过一个由25nH电感和2pF 的电容组成的调节电路后，由图16可知，其上升时间缩短到了 857pS。
另外，本专利申请的发明人以力科公司生产的型号为SDA6000实时采样 示波器作为测试设备，进行了相应测试。未釆用本发明实施例提供的调节电路 前，频段为125MHz的时钟信号的平均上升时间是1.043ns,最大上升时间是 1.246ns。在时钟芯片的输出端设置了一个由22nH的电感构成的调节电路后， 在相同条件下，该时钟信号的平均上升时间变为585pS,而最大上升时间变为 709pS。由此可见，本发明实施例对时钟信号的上升时间有显著的改善作用。
最后所应说明的是以上实施例仅用以说明本发明的技术方案，而非对本 发明作限制性理解。尽管参照上述较佳实施例对本发明进行了详细说明，本领 域的普通技术人员应当理解其依然可以对本发明的技术方案进行修改或者等 同替换，而这种修改或者等同替换并不脱离本发明技术方案的精神和范围。
权利要求
1、一种接收芯片电路，包括M个接收芯片，其特征在于，所述M个接收芯片中N个接收芯片的输入端分别设置有一个调节电路，用于将输入所述N个接收芯片的输入端的时钟信号在选择频段内的能量增益到预设值，其中，N为大于零的整数，M≥N。
2、 根据权利要求1所述的接收芯片电路，其特征在于，所述调节电路包 括电感，该电感的输入端通过传输线与时钟芯片的输出端连接，该电感的输 出端与所述N个接收芯片中相应接收芯片的输入端连接；0<IC<4，其中，丄为所述电感的电感值，C为:&置该电感的接收芯片的输入电容值，6)为所述选择频段的最大频率。
3、 根据权利要求2所述的接收芯片电路，其特征在于，所述调节电路还 包括电容，该电容的一端与所述电感的输出端连接，该电容的另一端接地；0<IC'<4，其中，丄为所述电感的电感值，C'为所述电容与输入端设置该电容的接收芯片的输入电容的总电容值，ft)为所述选择频段的最大频率。
4、 根据权利要求3所述的接收芯片电路，其特征在于，N<M,输入所述 N个接收芯片的输入端的时钟信号的上升时间大于预设上升时间；或者，M=N，所述电感为电感值可调的可调电感，和/或所述电容为电容 值可调的可调电容。
5、 根据权利要求4所述的接收芯片电路，其特征在于，所述预设上升时 间为lns。
6、 根据权利要求1至5任意一项所述的接收芯片电路，其特征在于，所 述调节电路与该调节电路连接的接收芯片的输入端之间的距离小于产生分布 式效应的i 巨离。
7、 根据权利要求6所述的接收芯片电路，其特征在于，所述调节电路不 包括电容时，所述电感的输出端与该电感连接的接收芯片的输入端之间的距离小于+.v.r, 6所述调节电路包括电容时，所述电感与所述电容的连接点与该电容连接的接收芯片的输入端之间的距离小于^.v r， 其中，v为所述时钟信号在传输线上的传输速度，f为所述时钟信号的上升时间。
8、 一种通信系统，包括印制电路板PCB，所述PCB上设置有接收芯片 电路和时钟芯片，所述接收芯片电路包括M个接收芯片，所述时钟芯片通过 传输线向所述M个接收芯片提供时钟信号，其特征在于，所述M个接收芯 片中N个接收芯片的输入端分别设置有一个调节电路，用于将输入所述N个 接收芯片的输入端的时钟信号在选择频段内的能量增益到预设值，其中，N 为大于零的整数，M》N。
9、 根据权利要求8所述的通信系统，其特征在于，所述接收芯片电路具 体为权利要求1至7任意一项所述的接收芯片电路。
全文摘要
本发明实施例公开了一种接收芯片电路与通信系统。其中，接收芯片电路包括M个接收芯片，M个接收芯片中N个接收芯片的输入端分别设置有一个调节电路，用于将输入N个接收芯片的输入端的时钟信号在选择频段内的能量增益到预设值，其中，N为大于零的整数，M≥N。通信系统包括PCB，PCB上设置有时钟芯片和上述的接收芯片电路，时钟芯片通过传输线向接收芯片电路中的M个接收芯片提供时钟信号。本发明实施例可以有效提高时钟信号的上升速率，降低时钟信号的上升时间，满足工作芯片的输入要求，保证工作芯片的稳定工作。
文档编号H04B1/16GK101499809SQ20091007810
公开日2009年8月5日 申请日期2009年2月16日 优先权日2009年2月16日
发明者冲 何 申请人:北京星网锐捷网络技术有限公司